關於利用Hspice量測opamp的相關規格問題?

bancroft

最近正在嘗試設計一個op，所以對很多問題仍在學習，
希望各位不吝指教，以下是小弟目前遇到的問題

( a# p) H; @$ U（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？

1 Q9 y3 n% M2 l（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
* e4 L+ g3 W, ~9 a; l    如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?
# b* \' v  m' i0 V8 z2 `
- G- c  f2 C7 e" h（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
: X  _9 [" A' a     量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
    而所得的phase-margin的值又代表著什麼含義?
0 K) a# h* N( y7 k5 B& F
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?
  e' D" @/ J' ^) p4 x
: u# x0 H2 M" j2 }# @小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
麻煩了，謝謝。

bancroft

恩~~我了解了~~
8 Q; t* {: p) a# v" i2 V1 \, {) _我會去看的~希望能夠解決我的疑問
/ N9 _$ |* N8 L6 b# _1 d" @/ p謝謝!!