Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9458|回復: 7
打印 上一主題 下一主題

[問題求助] Fold cascode OPA設計問題

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-22 11:14:37 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
各位好:5 m7 ~$ |$ X+ ]
  我想從數位領域轉往類比領域,所以我練習了這一個fold cascode OPA(圖一),我有看過
1 [0 f; ^( f; Y' p此網站的有關fold cascode OPA的討論,聽從建議我先設計bias電路(圖二),有了bias
5 ~3 ^# [* x9 {5 z電路後,我想因為此bias電路也是cascode架構,所以OPA電路的cascode架構中的mos w/l比
4 R' A/ o8 M- C7 m. A" |應該要跟cascode架構的mos w/l比相同,如此偏壓才會使所有的mos都在飽和區,請問我的想- O" Y( x5 T9 S! o7 E  n
法是對的嗎?  L; ~5 y' z$ r, K7 t
還是bias電路負責產生電壓,OPA中cascode架構的mos w/l可以另外設定,只要bias電路; q8 L8 l: c' N
產生的電壓能使OPA中的cascode中mos都在飽和區就好?
: t, j% S% W* [- V) K- u3 Q& b, Q- r6 q2 [2 d/ V6 p5 o1 C
此外從佈局觀點來說,bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局?7 i; r' N7 i9 [/ a/ K, }; P( e" m
(對應例子:OPA的P0,p2對應bias的p0,p3)" q3 u; i3 R# h: d
還bias的p0,p3做同中心佈局,而OPA的P0,p2另外做同中心佈局?
* a( J, P( z* n5 K( ~謝謝; I7 m2 ], h) |- g) n' I, U6 Z& @) V+ C

( f3 M! u1 U7 C- U) V1 l[ 本帖最後由 jerryyao 於 2009-5-22 11:26 AM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂1 踩 分享分享
2#
 樓主| 發表於 2009-5-22 16:03:03 | 顯示全部樓層
For  seanyang1337,
, o0 H/ [1 m1 h: S謝謝。
% V9 s+ `+ q9 E: G& e* vSTART-UP 電路我會加,因目前我的重心的OPA本體,等到完成後再加。
- ~8 d0 j4 e/ }8 ?* O" ]& l其他的部份確實有問題,我會修改。* ]5 _9 s! G3 J! h9 h

# Q1 V  {$ @* P1 {1 R! y: u不過電路是不是錯了,OPA cascode電路的current mirror是不是要在PMOS那邊,而不是在NMOS那邊?
8 T0 G6 J. }' [我有比較我手中的類比IC設計的書,allen和zaravi的書都是在PMOS端,只有1 P- q, T  r' i' u
baker的CMOS curcuit design,layout and simulation是在NMOS端,是baker錯了,還是都可以?; q( q/ n' I! h8 u. U" D8 j  s
謝謝
3#
 樓主| 發表於 2009-5-25 10:35:27 | 顯示全部樓層
關於current mirror是在PMOS還是在NMOS處有人回答我是沒錯啦,只是大家比較習慣在PMOS處。我跑了模擬好像都可以,只是不明白為何current mirror在PMOS處的CMRR是負的,如圖一,如果current mirror在NMOS處的CMRR是正的,如圖一上下相反的波形。, d$ Y. y% Q0 K  i- n8 B, D7 F
3 Z  Q7 a, B6 z/ h
此外我將此OPA接成反向大器,圖二,其中:
& O. m- O3 z6 L' R2 }5 Erf : 10K# H7 w7 N; ~) f0 M4 \$ p
rs : 10k/ E. F) I* T" b
vin : sin(1.65v 1.65 50k)
) V: z1 j: n6 y1 o7 V# uvp : 1.65* e0 e* M  `0 r; O, E
模擬結果如圖三,請問為何vin在1.65v附近時vout會出現怪波形?
& s" _/ R  C) u# jPS : OPA的尾電流為20uA,而OPA cascode的電流都為10uA
2 R3 g* `7 M  i* C$ B. V0 ~  新電路如圖四
) l4 @: {# Q- f! i! ]& O6 [* B謝謝! |/ E% V: v& N( @8 m+ n8 _7 j
2 A4 M0 f6 \- f# E* W# B/ u$ F9 i
[ 本帖最後由 jerryyao 於 2009-5-25 10:39 AM 編輯 ]

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
4#
 樓主| 發表於 2009-6-8 10:11:47 | 顯示全部樓層
原帖由 li202 於 2009-6-5 08:34 PM 發表
( O) r. y  o" K  {& H* _6 s反向放大的Vin與Vout相位也不對~~~~  n% D$ H2 b7 {1 c; ]& V

9 ~5 o* W5 j0 O$ Z3 ~3 f你的偏壓電流不足以提供電阻的電流- Z' b) [- V; X1 _
1.65v/10k=165uA>>10uA
/ T3 w" Q! z( ~% m: \只有在交越點時,電阻電流夠小,才正確顯示輸出與輸入波形關係
5 k" j9 v# L  ^3 T+ q6 p  c3 i7 i0 W- k/ h" H+ k' O$ \+ B/ a! J
不知道你的CMRR是怎麼取出來的0 E, j8 F' r) c
可以將BIAS的電 ...
2 B% ^& l" Z4 v5 v5 s; m: W
( {5 S3 p# r  a- Z# ]( S) D$ B
終於有人回了,謝謝我知到了,我會試一下,下面是我的spice deck for CMRR:5 o- H  Y" m; B" P! x# Z  K
.param vdd_p=3.3, }  ^% E/ I! w, y
vdd avdd 0 vdd_p
& X6 W: i: F$ Y8 N: b7 Fvss avss  0 0
- W8 D9 h5 {) T3 jVM VM VP dc 0v. P/ m7 j* @  k; T5 Q( s# r
VP VP avss dc 1.65v ac 1v" b4 A: z2 z2 L
* instance of top module                                                      *4 c! e. b3 w4 B" y7 o% U
+ Y+ D9 S% y$ T8 X0 \; p1 f- R
x1 OUT VM VP OPA" v6 R4 A2 l* s" n
/ Y5 E& a6 p) P$ [1 `2 }- b" F
* Sweep & Analysis                                                      *
, S% n+ e" K1 w- P3 A, v1 j8 _& z.op
" [0 e; _, D5 c$ u$ k" Z& ?$ t# z.ac dec 100 10 1000meg
$ S  D. o6 h' y.probe ac cmrr=vdb(OUT)& V  ]1 z4 }, X+ J2 @" b
相同的碼跑出一個整一個負得cmrr,我後來有用allen的方法(圖一)跑出來的CMRR還是負的,請問CMRR是負的對嗎?

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-31 03:18 AM , Processed in 0.113015 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表