run lvs時的嚴重大問題~狂急~

averyer

各位前輩~
% s9 ?4 H5 L! u7 d' d& c
* a' T* \3 F1 l* k- v我的layout到後面再跑lvs時竟突然發現~
' B3 e2 {* |0 T; S8 j- m
netlist的mos size改變後,但layout上不變,lvs竟然也會過~

這是什問題阿~我有畫一個簡單的inv也一樣相同結果~
% G* A( \  `0 U
是command file要改嗎?還是calibre需要設定什麼?

- c9 i& c+ i7 X' {! q8 ]% }我完了~

0 t7 r$ t5 S4 o+ U& M/ |( x請各位前輩幫忙一下~拜託了~
& O6 K' n/ d: _
: Z4 g/ N9 W8 O

averyer

hi~

4 e4 @* Z0 {+ c5 H我看command file裡~沒看到有描述check尺寸的部分~
# ?7 z1 v- C1 P9 l6 k2 R' e, Q, g
能請在講詳細一點嗎~大概是如何描述這方面的訊息呢~
* r( Q5 l2 H& }
6 o' H* r* a# `非常拜託~謝謝~

averyer

嗚~嗚~

4 G" ]2 e9 M1 x! X( s& m還是一樣~

$ F- T; n( |8 M* U. q我把command file貼上來~請在幫我看看是不是有哪裡漏了阿~

SOURCE PRIMARY   "chip"
SOURCE PATH      "./test_chip.net"
SOURCE SYSTEM    SPICE

2 j8 ^1 h1 c. N; ~LAYOUT PATH      "../chip.db"
: b, a5 b& D/ M+ iLAYOUT PRIMARY   "chip"
0 p& |! ^5 U4 g8 J, t5 H1 T" Q8 sLAYOUT SYSTEM    GDSII
# b9 ]6 K8 g- {& \. W6 a
) q, ~" d1 n) A, ~" Z  HLVS REPORT   "lvs.rep"
+ J( f! |8 O' J- ?! `LVS ABORT ON SOFTCHK YES
LVS REPORT OPTION S
+ X$ q2 b) K' [  j$ L; ?7 v
: B' R( j1 ^- H$ c2 J: ^//LVS SPICE CULL PRIMITIVE SUBCIRCUITS YES
' X; _/ C! j  \0 e7 ^LVS WRITE LAYOUT NETLIST netlist.spi

PEX INCLUDE LUMPED L1 N_C R1
PEX REPORT LUMPED NONE
PEX NETLIST LUMPED "change_cell.lumped" HSPICE LAYOUT
; u" F) _2 Z7 N
2 ^* A+ M0 s! Z2 z! O+ NPEX INCLUDE DISTRIBUTED L1 N_C R1
PEX REPORT DISTRIBUTED NONE
PEX NETLIST DISTRIBUTED "change_cell.dist" HSPICE LAYOUT
PEX NETLIST SIMPLE "change_cell.simple" HSPICE SOURCE

MASK SVDB DIRECTORY svdb query   
8 E2 Y/ ~2 s( M6 G1 L+ E& l  h
4 ?+ M9 {/ U( i$ n8 m: x; I EXCLUDE CELL "eo064k8fcl4" "pvpp" "pvss" "pvdd"
0 b; S# \% @! K SOURCE CASE YES
3 c; @* H: ^1 d: E5 C" W LAYOUT CASE YES
* [3 C1 b: H9 x. p# V2 W' R& _. t LVS COMPARE CASE YES
LVS GLOBALS ARE PORTS YES
/ h/ ~% D! N! [  }, R LVS SPICE PREFER PINS YES
LVS PROPERTY RESOLUTION  MAXIMUM ALL

ERC KEEP EMPTY       NO
; }) C- x' X; }) I" Y9 TERC MAXIMUM RESULTS  1000
- A, \" x: v1 g* bERC MAXIMUM VERTEX   199
ERC CHECK TEXT       COMMENTS RFI

LVS POWER  NAME "VDD" "VCC" "EXVDD"
8 M% H7 F! }- M; i" A' MLVS GROUND NAME "VSS"  "GND"
VIRTUAL CONNECT COLON YES

( I; `2 K3 D7 W! V$ ]( w4 b
LVS ALL CAPACITOR PINS SWAPPABLE   YES
3 W- f! n' E$ |, @; Y9 J/ ?0 hLVS IGNORE PORTS                   YES
$ b5 L) A' g, [: yLVS CHECK PORT NAMES                   YES
3 y9 s% G7 ~1 pLVS ISOLATE SHORTS                 YES

LVS REDUCE SERIES MOS              YES
LVS REDUCE PARALLEL MOS            YES
LVS REDUCE SEMI SERIES MOS         NO
LVS REDUCE SPLIT GATES             YES
- i" J' i2 Q& a: YLVS REDUCE PARALLEL BIPOLAR        YES [ EFFECTIVE EV_AREA EV_AREA=SUM(EV_AREA) ]
LVS REDUCE SERIES CAPACITORS       YES
1 w2 n' H' n, Q, w+ _LVS REDUCE PARALLEL CAPACITORS     YES
LVS REDUCE SERIES RESISTORS        YES
LVS REDUCE PARALLEL RESISTORS      YES
. _+ r  G/ P* P4 @* J/ a" @LVS REDUCE PARALLEL DIODES         YES

1 _9 }- {" ?7 l( Y5 h/ d6 fLVS RECOGNIZE GATES                ALL // ALL or SIMPLE
! y' s* Q" E. }LVS ABORT ON SUPPLY ERROR          NO               
0 Q0 i/ R! s& [" J( a
! u' u9 k! w2 H4 j9 w( P//LVS FILTER D(DN) OPEN            
//LVS FILTER D(DP) OPEN
2 u2 A: A( m- x5 j
3 {9 H" B+ {+ l3 p. K3 t: ?LVS FILTER UNUSED MOS              YES
LVS FILTER UNUSED BIPOLAR          YES
LVS FILTER UNUSED CAPACITORS       YES
LVS FILTER UNUSED DIODES           YES
4 ]% Q3 D' c6 m' _, M$ BLVS FILTER UNUSED RESISTORS        YES
LVS FILTER UNUSED OPTION           AB AC AD AE AF RC RE RG

LVS EXPAND UNBALANCED CELLS        YES
. P# b! x; C; `  R: |+ J+ a
4 L6 J6 p2 v  U* y$ P' k0 oPRECISION                          1000
RESOLUTION                         1
. l1 I% d) m4 y# c+ j$ X
UNIT LENGTH                        U
UNIT CAPACITANCE                   F //FF
8 y/ y6 U9 h$ ]UNIT RESISTANCE                    OHM

) x6 M7 D$ E+ ]* U. w+ N6 M- Q9 FFLAG NONSIMPLE                     YES
FLAG ACUTE                         YES
FLAG OFFGRID                       YES
FLAG SKEW                          YES
8 R7 O- \' T- S  d
( Z' @: j+ [; i% D; C$ tDEVICE MN(N)  NTR  NTR(G)  NSDN1(S) NSDN1(D) PWELL_B(B)
TRACE PROPERTY MN(N) W W 0
TRACE PROPERTY MN(N) L L 0

DEVICE MP(P)  PTR  PTR(G)  PSDN1(S) PSDN1(D) NWELL_A(B)
TRACE PROPERTY MP(P) W W 0
1 X( w& |3 i& E* X) c: B) Q" f& w5 jTRACE PROPERTY MP(P) L L 0

請各位大大在幫我看一下~拜託了~