tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

3 T) ^. f& A9 r5 T5 v
* ^* B; g5 E$ S+ C8 k各位前輩好
1 X& @  G( n  o  _) S; Z9 P
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

+ X1 J$ @9 f4 U小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE

( i- V, \; d% _2 e! s在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況

) }$ C! \9 }4 C" ]& o
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
3 V- H) t6 n0 ~; J
2 \2 h5 K& i! D) G$ r1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
+ \, P) J& u7 }9 B
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件

我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer


! j- ?- M$ e1 m! K* L7 q
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
' l. M* L6 Z% ?- ~" [/ M
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
0 x3 v5 C) }1 D/ j) O- q
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
0 f! M9 q. W' f; z; K, i7 \