VHDL or Verilog ???

twphision

VHDL及verilog有甚麼差別?
目前試用過 modelsim, logicsim, Veritak, QuartusII, MAX+PLUS II, 待是語法規則好像都不太一樣.
& b. S) ^1 v- U5 R9 `. O撤了些軟體可以專寫以外還有別的嘛?

twphision

嗯嗯~那也是啦.也要看板子的功能可以支援到麼程度.還有邏輯佈局上的經驗.
但是目前剛開始用比較想要知道最佳的使用模式. 還有開發的環境設定.
' C( S  p$ I" S以前都用焊錫黏電路板. 現在可以用程式取代比較方便啦.