Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4 5

新思科技數位與客製化設計平台獲台積公司5奈米製程技術先期設計認證 ...

2018-6-7 03:01 PM| 發佈者: SophieWeng@G| 查看: 281| 評論: 0|來自: 新思科技

摘要: 針對台積公司最新5奈米製程技術,經優化的IC Compiler II能藉由高設計運用實現低功耗的目標,讓該製程節點的優勢發揮到最大,新思科技設計平台(Design Platform)的先進實現能力,可支援低電壓運作的先進建模(adva ...
新思科技近日宣布,新思科技的設計平台(Design Platform)已獲台積公司最先進5奈米製程技術最新版的先期設計(early design starts)之認證。藉由與台積公司先期的密切合作,新思科技IC Compiler II佈局繞線解決方案運用新的佈局與合法化(legalization)技術,能將繞線度(routability)與整體設計運用(design utilization)一同達到最佳化。而透過大量的設計技術協同優化(co-optimization)作業,在IC Compiler II的實作中能達成對高密實單元庫(highly compact cell library)的支援,並透過PrimeTime®簽核(signoff)及StarRC™萃取(extraction)技術達成有效的ECO收斂。針對台積公司5奈米極紫外光微影(extreme ultraviolet lithography,EUV)製程,在佈署非預設規則(non-default rule)處理與層級優化(layer optimization)的過程中,新的寄生優化(parasitic optimization)機會也會大幅提高,因而產生高度收斂的RTL至GDSII實作解決方案。

新思科技的PrimeTime時序分析及簽核解決方案的先進技術,已延伸至整個數位實作平台,有助於實現針對台積公司5奈米製程節點的差異化設計。為了實現能源效率,製程微縮(process scaling)以及採取低電壓是常見的運作方式,但非線性變化會因此增加,而藉由強化PrimeTime的參數晶片內變異(parametric on-chip variation,POCV)分析,能更準確地擷取增加的非線性變化。

台積公司5奈米的認證也包含了支援DRC、LVS及金屬填充(metal fill)的IC Validator實體簽核(physical signoff)。台積公司發佈設計規則(design rules)的同時,程序執行檔(runset)也跟著釋出。台積公司與新思科技的深度技術合作關係,有助於實現新的多網格填充強化(poly mesh fill enhancement)、LVS雙重層級萃取(dual-hierarchy extraction)等先進製程的功能。

為了加速客製化與類比/混合信號(analog/mixed-signal,AMS)設計,新思科技的HSPICE®模擬以及CustomSim™ 與FineSim® FastSPICE模擬器經過強化處理,以支援台積公司5奈米FinFET製程。結合了CustomSim先進的IR/EM可靠度分析(reliability analysis)能力,該解決方案能加速AMS驗證,有助於實現具強大功能的AMS設計。

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「我們與新思科技針對5奈米製程技術進行合作,讓客戶能以低電壓進行產品設計,同時維持高效能。為了協助客戶利用5奈米製程技術實現目標PPA,台積公司與新思科技已就廣泛的設計類型(design styles)進行合作,將設計效能推向極致。」

新思科技設計事業群行銷暨業務開發副總裁Michael Jackson說道:「有鑑於5奈米製程技術的規則複雜和技術先進,我們必須進一步提前與台積公司的合作週期。此外,也必須提早和5奈米技術的先期採用客戶接觸。新的製程節點正快速地受到市場矚目,而我們與台積公司的合作關係將確保設計公司在利用新製程節點設計產品時更具信心,同時實現最大的投資報酬率。」

用於台積公司5奈米技術製程先期設計的新思科技設計平台之技術檔案、程式庫及寄生數據(parasitic data)已可透過台積公司索取。通過台積公司5奈米FinFET製程認證的新思科技設計平台其主要產品及功能如下:

  • IC Compiler II 佈局繞線:全自動、支援全著色(full-color)繞線及萃取、能減緩單元足跡收縮(cell footprint shrink)的全新佈局與合法化技術、用以達成高設計運用的先進合法化及腳連接(pin-access)建模,以及藉由通路銅柱(via-pillar)技術的全流程佈署,同時達到效能與裝置產出的最佳化。
  • PrimeTime簽核時序:針對低電壓的先進建模。
  • StarRC 簽核萃取:針對FinFET裝置擴展的先進建模。
  • IC Validator實體簽核: 同時開發DRC、 LVS及填充程序執行檔(fill runset);台積公司發佈設計規則的同一時間,釋出DRC程序執行檔。
  • HSPICE、CustomSim 及FineSim 模擬解決方案:具備支援蒙特卡羅法(Monte Carlo)的FinFET裝置建模;為類比、邏輯、高頻率及SRAM設計帶來準確的電路模擬成果。
  • Custom Compiler™客製化設計:支援台積公司5奈米製程的新設計規則。
  • NanoTime客製化時序分析:針對嵌入式SRAM及客製化的宏單元(macro),提供以轉移(transition)為基礎的先進POCV變異分析,以及強化的訊號完整性分析,其具備經優化的干擾源(aggressor)處理能力。
  • ESP客製化功能驗證:為SRAM及元件庫單元(library cell)的設計,進行電晶體層級(transistor-level)的符號等效性(symbolic equivalence)檢查。
  • CustomSim可靠度分析:藉由準確的動態電晶體層級IR/EM分析,提供先進的EM規則支援。

相關閱讀

您對這篇文章有任何想法嗎?歡迎留言給我們。
您的姓名:
您的電子郵件:
標題:
內容:



首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合(股)公司

GMT+8, 2018-12-13 11:47 AM , Processed in 0.078000 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回頂部