瑞昱採用Cadence Palladium XP平台加速單晶片系統的設計驗證

2015-8-7 05:25 PM| 發佈者: SophieWeng@G| 查看: 1015| 評論: 0|來自: 益華電腦

摘要: 瑞昱半導體採用Cadence® Palladium® XP平台，透過系統開發套件及模擬環境，成功加速(250倍)單晶片系統(SoC)的開發與驗證。

益華電腦(Cadence Design Systems, Inc.)宣佈，瑞昱半導體(Realtek Semiconductor)採用Cadence® Palladium® XP平台，成功加速了其單晶片系統(SoC)的開發與驗證。Palladium XP平台是Cadence系統開發套件(System Development Suite)的成員之一。與先前採用的方法相比，瑞昱透過運用此平台，不但加速了250倍的驗證速度，而且還能在晶片就緒前六個月就先進行系統的模擬作業，以提升設計品質。

　受惠於Cadence系統開發套件的高整合特性，瑞昱能在Palladium XP平台及其先前使用的硬體模擬環境中，重複使用超過90%的Cadence Incisive® Enterprise Simulator模擬環境設定，進而大幅節省時間。此外，Palladium XP平台的功率分析功能，再加上能夠在晶片就緒前先行在硬體模擬系統上進行軟體測試的能力，使得瑞昱能在晶片完成之前先執行系統級的功率最佳化分析，並得到與實際SoC晶片功率量測結果5%以內的差異。

　瑞昱半導體發言人黃依瑋副總表示：「客戶要求我們具備絕佳的產品品質。在Cadence系統開發套件中結合運用Cadence Incisive與Palladium驗證平台，能大幅提高我們的驗證生產力，並進而提升產品品質。」

收藏分享邀請

上一篇：NFC論壇指定UL為授權測試實驗機構下一篇：硬蛋開拓香港市場首次亮相音樂智能硬件領域

		自動登錄	找回密碼
密碼			申請會員

瑞昱採用Cadence Palladium XP平台加速單晶片系統的設計驗證

相關閱讀

相關分類