新思科技近日宣布其設計平台（ Design Platform）全面支援台積公司晶圓堆疊（wafer-on-wafer，WoW）直接堆疊（direct stacking）以及 CoWoS®（chip-on-wafer-on-substrate）先進封裝技術。該設計平台結合了3D-IC參考流程（reference flow），使客戶得以在行動運算、網路通訊、消費性及車用電子應用中，進行高效能、高速連結多晶片技術的佈署。 新思科技解決方案包括多晶片與中介層（interposer）之佈局攫取（layout capture）、實體平面規劃（physical floorplanning）和實作，以及配有實體驗證的寄生萃取與時序分析。支援台積公司先進WoW及CoWoS封裝技術的新思科技設計平台之主要產品特色如下： • IC Compiler™ II佈局繞線：支援多晶片平面規劃與實作，包含中介層與3D晶片堆疊（stack-die）生成、TSV佈局和連結分配、正交多層架構（orthogonal multi-layer）、45度單層架構、以及針對晶片間萃取與檢查的介面晶片間區塊生成。 • StarRC™萃取：支援TSV的建模、背面DRL金屬萃取、矽中介層萃取，以及晶片間界面區塊的晶片耦合萃取。 • IC Validator：支援全系統DRC 與LVS的驗證、晶片間DRC以及晶片間界面的LVS檢查。 • PrimeTime® s簽核分析：全系統靜態時序分析（static timing analysis，STA），支援多晶片靜態時序分析。 台積公司設計建構行銷處資深處長Suk Lee表示：「高效能的先進3D矽製造與晶圓堆疊（wafer stacking）技術需要先進的EDA工具與流程，以支援日益增加的設計和驗證複雜度。我們與新思科技拓展合作關係，推出支援台積公司 CoWoS、WoW先進封裝技術。 我們期待雙方共同客戶都能受惠於此設計解決方案，以提高設計人員的生產力並加速產品上市時程 。」 新思科技設計事業群行銷暨業務開發副總裁Michael Jackson指出，透過雙方緊密的合作，此次針對台積公司WoW與 CoWoS晶片整合解決方案所推出的設計與參考流程，可協助雙方共同客戶實現最佳的結果品質（quality of results）；新思科技設計平台及方法論可以協助設計人員在預定時程內，完成符合成本效益、同時具備高效能且低功耗的多晶片解決方案。 十月三日於加州Santa Clara舉辦的「台積公司開放創新平台（Open Innovation Platform® ，OIP）生態系統論壇」上，所發表的「Onwards and Upwards: How Xilinx is Leveraging TSMC’s Latest Integration and Packaging Technologies with Synopsys’ Platform-wide Solution for Next-generation Designs」論文中，將提及新思科技與台積公司在2.5D與3D先進技術的合作。 |
首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司
GMT+8, 2024-12-20 07:16 AM , Processed in 0.110000 second(s), 16 queries .
Powered by Discuz! X3.2
© 2001-2013 Comsenz Inc.
