Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4

高功率效能軟硬體DesignWare IoT平台 加速物聯網應用的SoC開發

2015-6-9 03:23 PM| 發佈者: evahung| 查看: 722| 評論: 0|來自: 新思科技

摘要: 在台積公司40奈米超低功耗(ultra-low-power,ULP)製程技術上開發整合式物聯網(Internet of Things,IoT)平台。

全球晶片設計及電子系統軟體暨IP領導廠商新思科技(Synopsys)今日宣布與台積公司共同合作,在台積公司40奈米超低功耗(ultra-low-powerULP)製程技術上開發整合式物聯網(Internet of ThingsIoT)平台。此IoT平台整合廣泛的DesignWare® IP,包括結合超低功耗ARC® EM5D處理器核心的整合感測器暨控制IP次系統、優化功耗及面積的邏輯庫、記憶體編輯器、NVMMIPI USB介面以及類比數位轉換器(analog-to-digital converterADC)。高效能、低功耗的IoT平台提供設計人員預先驗證(pre-validated)的解決方案,針對需要感測融合(sensor fusion)及聲音辨識等應用提供節能且always-on的運作。

 

從多重感測器擷取資訊並能聰明(smart)運用相關資訊,乃至將結果傳至雲端的能力,促成了IoT應用的創新,尤其反應在穿戴式應用及機器對機器溝通(machine-to-machine)的市場。新思科技提供完整的DesignWare IP組合,能滿足特殊IoT SoC設計的需求;其內容包括:

 

·    1.預先驗證之軟硬體感測器暨控制IP次系統能大幅節省面積及功耗,並降低系統層級(system-level)的延遲(latency)。此外,無匯流排(bus-less)的架構及具備高面積效率的硬體加速器,也讓次系統的循環週期達到數量級減少(magnitude reduction)

·    2.高功率效能的ARC EM5D處理器核心具備完整的RISCDSP 指令集(instructions)以及可客製化的硬體擴充(hardware extension)

·    3.面積優化的介面IP,包含通過矽驗證(silicon-proven)USB並具備充電和省電特色。

·    4.功率優化的工具組加上超高密度邏輯庫和多位元正反器(multi-bit flip-flop)能將功耗及面積降至最低,同時,可相容的厚氧化物邏輯庫能為always-on功能帶來低漏電率。

·    5.高密度、低電壓的記憶體編譯器結合最小的TSMC bit cell與支援嵌入式快閃記憶體(embedded flash)的整合測試及修復功能。

 

新思科技embARC開放軟體平台ARC軟體開發人員能在網路上取得一整套的免費開放原始碼(open-source)軟體,以減輕他們在開發IoT和其他嵌入式應用程式碼的負擔。embARC包含經常在IoT相關應用中使用的元素,如:MQTT CoAP 網路通訊協定以及FreeRTOSContiki OS作業系統等。

  

台積公司設計基礎架構行銷事業部資深協理Suk Lee表示:「台積公司與新思科技長期的合作關係讓雙方能為共有的客戶在廣泛的台積公司製程技術基礎上,針對客戶鎖定的應用設計提供高品質的IP產品組合。此次合作推出的IoT平台將有助設計人員利用台積公司40奈米ULP製程,並快速進入量產以因應快速擴張的IoT市場。」

 

新思科技IP暨原型建造行銷副總裁John Koeter說道,新思科技已就台積公司針對高效節能IoT應用設計的40奈米超低功耗製程,進行IP 組合的最佳化。藉由與台積公司在IoT平台上的合作,我們協助設計人員滿足嚴格的功耗與成本目標,同時在瞬息萬變的市場中加速專案時程。


 

您對這篇文章有任何想法嗎?歡迎留言給我們。
您的姓名:
您的電子郵件:
標題:
內容:



首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-4 04:40 PM , Processed in 0.085010 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

返回頂部