PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

laasong

我的話   是把filter的部分off-chip說
也就是把他外接在晶片外  
而VCO是核心部分 其餘的block就往右靠吧
+ p: c$ B& p; Z: b# ]7 v$ a6 P+ Q如果是divider兩端的訊號都會用到下一級的話
那訊號線就盡量等長囉
對了  忘了補充  我是畫LC tank的VCO  所以震盪器面積是最大的
其餘部分   比起來  真的很小......

. m! b! q& V) B4 D/ Y[ 本帖最後由 laasong 於 2009-8-19 09:30 PM 編輯 ]