Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: kez366
打印 上一主題 下一主題

[問題求助] PLL鎖相電路要怎麼layout...想請教各位前輩大大 謝謝

  [複製鏈接]
1#
發表於 2008-8-31 01:05:42 | 顯示全部樓層
樓上几位分析的很好,很值得我們學習.; ?3 G& m8 f' y$ H  X/ v( U# \9 F. D: j
lpf的有的是把電容放在板上,有的放在片子�面/ C, a  E6 n2 x# N" i, B
我一般是->pfd->cp->vco放一排,把bias放在pfd和cp之間的某個位置
& O) a- t) `  X" V- J5 G; H& d在divider和上面的器件之間放置lpf的電容,或者有時也放電源之間的moscap濾波電容,作用是用電容隔離divider有可能引入的噪聲,以免影響類比電路
, R) {) H9 J' B8 }; e' |另外降pfd,cp,vco,divider的gardring的電位綫單獨拉,這樣可以很好的隔離噪聲0 M. U, |  }1 L' N; `
最後是要將數字部分的電源和類比的電源分開走綫
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 08:42 PM , Processed in 0.102013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表