|
|
PLL的設計者應該會給一份floor plan吧
' Q$ a3 v# l: C如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責: V3 [7 ]/ d3 _. T! W9 |# u
$ C' s6 X; z5 x5 j6 B) b F給你幾點我以前交給layout的PLL的擺放位置
4 \+ }6 k1 u' d) q( C) x首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何. l& p8 j2 ]9 ^4 N# X
而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block0 S1 m0 A: C5 n; N [# z" g$ t
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
' L4 e! F( v# I" H' K! m再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...5 L# f7 r, X0 B) l+ w2 {: }
4 t( _+ X$ h: ]4 a9 w |
評分
-
查看全部評分
|
[複製鏈接]
IP卡
狗仔卡
發表於 2007-10-7 22:39:05
顯身卡