|
PLL的設計者應該會給一份floor plan吧. }4 }9 A1 N0 l! }" D! Z$ M
如果連原設計者都不知道該怎麼擺放各個block的位置,那就有點不盡責
a: x' \' |# q5 R
3 X4 i2 F- W" [' x4 @給你幾點我以前交給layout的PLL的擺放位置
# }2 g- e) P+ {: I4 S, S1 ]首先,PLL電路中最大面積的是Low-Pass Filter(LPF),我的作法都是放在PLL的最下邊,同時,我會先計算MOS-C的size與要畫的面積為何
, u6 k$ N. `# D5 E$ }/ F, A而整個PLL會以LPF的最大X軸作為邊界,然後往上畫PLL其他block% @0 U6 ]' Q& V
接下來,則是Charge Pump Circuit,會放在LPF的上邊同時緊靠在最左邊的位置,這個電路並不大,同時也是analog block,所以,畫完後要作ring圍在外圈,並且,這個電路通常會設計成differential circuit,所以要特別注意matching,並且留意wire的連接
/ M+ _" X; q5 {2 V再來則是Phase-Frequency dector(PFD)和pre-divider,這個電路是數位電路,不過,因為PFD中有些電路是要消除dead-zone現象的,故而有些元件的path要特別留意matching,而這點,要看設計者是用那一種PFD電路,若沒有特別交待,那layout人員是不會特別留心的...
! J2 N* f# P& j- R4 h4 F- N
- H0 q- [* F. } |
評分
-
查看全部評分
|