請問如何設計BCD counter

monkeybad

如題
2 r4 ^7 g$ v- @$ F/ c小弟我目前在設計一個時鐘電路 需要一個記數器 不知道這個問題是不是屬於這個討論區
' l+ F5 @9 R: w, N7 \7 w/ ]2 V! H如果不是麻煩版主修改一下囉
0 H  ]( q8 |& @7 F$ X
3 i( A, d/ y, L, @: O目前這個記數器要能數0-9 接著就進位 然後自己reset繼續從0開始 進位後訊號再繼續由一個0-5的記數器開始記數
) _2 v6 Y0 I) s; F" }3 b% k總之就是能夠記數0-59, 個位數記數0-9, 十位數記數0-5
8 y/ D5 V& F0 `
請問各位有人有設計過這樣的電路嗎? 或是要去哪裡找相關的資料勒?
& b$ e% o5 h  Q- J( e* a% U; [謝謝!

monkeybad

感謝小朱仔的熱心回覆
0 v' Q2 ~6 z: O: A' _/ s4 H0 j8 n不過我電路要自己畫 還有我不會用Verilog耶
9 r7 a# S7 N& [& D  x現在主要是要有電路圖 可以用Hspice模擬的那種
另外希望inverter越少越好 因為要求要省電! 還有要自己layout!

樓上那份文件好像裡面有寫到 趕快研究一下! 感謝分享!

% B1 Y( [; t2 W- I2 }[ 本帖最後由 monkeybad 於 2007-8-28 11:23 AM 編輯 ]

monkeybad

恩恩 不過booling eq好像是在推導一些輸入輸出的條件
: ]4 M4 G8 M' R, `* _! ?
記數器參考一些資料後 找到一個用ripple counter下去修改的
: \0 D& y4 p! l4 ]ripple counter就是用負緣觸發的T型正反器串接在一起
' S+ u8 F9 E  Y2 c5 k; _% R接著開始從0數到9 然後數到10的時候
就reset重新從0在開始數