設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › 如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之 ...

發新帖

查看: 44487|回復: 58

上一主題

下一主題

如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之設計-心得分享

1^#

發表於 2007-9-13 13:33:18 | 顯示全部樓層

One of the problems of Hard IP reuse is the process migration,

did you ever heard any EDA tools about the Auto-layout migration?

回復支持反對

使用道具舉報

2^#

發表於 2007-9-13 13:36:53 | 顯示全部樓層

閱讀權限 10,可憐的向網二兵，faint

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 07:27 PM , Processed in 0.106006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表