Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 44369|回復: 58
打印 上一主題 下一主題

如何使用 SYNOPSYS™ DesignWare 加速系統級晶片之設計-心得分享

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2007-8-23 10:04:57 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
工研院/系統晶片中心 王效誠8 p2 s: X# x0 j1 x
一、序論; Q7 o& I6 u$ K/ J
近年來由於製程技術的精進,越來越多的邏輯閘可以放進單一晶片裡,導致系統級晶片(SOC, system on a chip)設計的複雜度與日俱增。為了要有效地在有限的時間內完成複雜的系統級晶片設計,越來越多的晶片開發專案裡採用可重複使用矽智財(reusable IP,下文中簡稱為 IP)來有效且快速地完成複雜晶片的設計。IP 可區分為三種:Hard IP、Firm IP 以及 Soft IP。Hard IP 為一以設計並驗證完成之電路,以光罩圖(GDSII format)的方式來呈現;Firm IP 則大多以 netlist 方式來呈現;Soft IP 則以 RTL 方式來呈現。以上三種形式的 IP 各有其優缺點:Hard IP在電路的運作效率通常較相同功能的 soft IP 來得好,且其實現後所佔晶圓之面積為已知值,可供系統晶片設計者準確預估 IP 實現後所需之成本。但因為 hard IP為一已經 layout 好之線路圖,有其固定之製程限制,所以如果晶片設計者想要從一個製程轉移到另一個製程往往需要極大的心力來處理 hard IP 整合上的問題,而且還得視 IP 供應商是否有設計者所需要的製程支援;hard IP 完全無法對 IP 本身客製化(customization)。Firm IP 的製程可移植性要比 hard IP 來得好,但由於其為一 netlist,晶片設計者如果要對此一 IP 作一些客製化動作使其符合系統需求時,將要付出許多力氣,甚至無法完成客製化動作。Soft IP 在 IP 客製化方面為最優,晶片設計者可以針對系統的需求自由更改 IP 設計參數以符合系統之特殊需求,但這方面仍需要 IP 供應商提供相關設計背景及知識。Soft IP 最大的缺點在於無法準確估計此 IP 完成後之效能以及所佔晶圓面積;晶片設計者往往需要在實際投片之後才能準確得知 IP 是否符合需求,為了要克服這點,IP 供應商有必要提供詳細的驗證晶片數據供晶片設計者評估。也許有人會問,在專案中設計計畫中使用 IP 可以獲得什麼樣的好處呢?除了可以在短時間內完成複雜晶片設計外,對於已經是標準的周邊元件,如 I2C、CAM、USB….等,系統晶片設計者可以不需要花額外的時間人力來完成這些 IP。藉由 IP 的使用,可以將大部分的人力投注於可使商品更具競爭力的部分之設計,使產品不但可快速推上市,更可以憑藉優異的功能達到成功的目標。但我們要如何取得 IP 呢?通常 IP 的來源可以是公司內以前的設計計畫中產出,或是由專業 IP 供應商提供。為了要滿足成長日速的 IP 需求,著名的 EDA 工具提供商 SYNOPSYS 提供一系列已驗證的 IP 來搶佔 IP 市場。最近 SYNOPSYS更是將原本兩樣產品:供驗證用的 SmartModel 以及 DesignWare 整合為單一商品,進一步簡化了使用者在使用上的負擔。接下來我們將談談 SYNOPSYS DesignWare裡包含了哪些 IP, k: }, \, ~; C9 ]& m* @
遊客,如果您要查看本帖隱藏內容請回復

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂2 踩 分享分享
2#
發表於 2007-9-9 00:41:59 | 只看該作者
晚輩我今年剛踏入積體電路這塊大領域,希望能藉由大大的Information讓我增長智慧,感謝指導

評分

參與人數 1Chipcoin +3 收起 理由
masonchung + 3 勇於求知!多問多看囉

查看全部評分

3#
發表於 2007-9-11 14:57:54 | 只看該作者
到底IP的增加 IC的設計是不是便成了模組化呢 還是需要怎樣的磨合設計呢
4#
發表於 2007-9-13 13:33:18 | 只看該作者
One of the problems of Hard IP reuse is the process migration, $ ?) U" I( j) w7 N" r
5 r1 f* U0 f0 Q# D( X
did you ever  heard any EDA tools about the Auto-layout migration?
5#
發表於 2007-9-13 13:36:53 | 只看該作者
閱讀權限 10,可憐的向網二兵,faint 4 L$ `) ~' c, L+ F1 C( }9 m, f
6#
發表於 2007-12-10 10:36:51 | 只看該作者
i am going to use designware, wish the experience be useful
7#
發表於 2008-5-21 10:12:16 | 只看該作者
感谢分享
8 K/ ~3 h! o4 F8 R9 @感谢分享
; [  ^9 A- B& ?5 R/ M/ q感谢分享
  N$ S; d  V4 ^6 y! F% I2 @; ^% Y感谢分享. H+ U4 w/ L1 M9 m2 p) W
感谢分享1 S6 K% e: p0 q, |. E5 b
感谢分享
6 q, J8 ]8 I3 h% C感谢分享
/ N4 F2 }. }. N* R7 h感谢分享

評分

參與人數 1Chipcoin -3 收起 理由
chip123 -3 敷衍回覆!何不交流點心得?

查看全部評分

8#
發表於 2008-6-3 21:22:52 | 只看該作者

晚輩我今年剛踏入積體電路這塊大領域

晚輩我今年剛踏入積體電路這塊大領域,希望能藉由大大的Information讓我增長智慧,感謝指導
9#
發表於 2008-8-15 17:11:16 | 只看該作者
谢谢,我非常需要这个资料,期望能对我的7 F' q" ]% y0 F! ?& [. C0 i/ I/ r
设计提供支持!谢谢!
10#
發表於 2008-8-15 17:12:53 | 只看該作者
谢谢,我非常需要这个资料,期望能对我的
- d; u# p5 F, `2 u设计提供支持!谢谢!
11#
發表於 2008-12-16 09:06:59 | 只看該作者
大力支持好东西, 在这里可以极大的提高自己的技术能力
12#
發表於 2009-5-22 07:20:26 | 只看該作者
有關designware可以再多分享一點嗎?
+ O# ^$ V. g2 Z: X5 _' a' A2 W最近也會用到,謝謝
13#
 樓主| 發表於 2009-5-22 08:55:35 | 只看該作者
再進一步就是將下載來的macro cell IP 解壓縮並且安裝在我們需要的目錄0 u7 e9 h3 |0 e! _2 w3 X# M* w+ J) w
裡。這部分的動作必須在SYNOPSYS 所提供之coreConsultant 軟體環境下完成
14#
發表於 2009-5-22 09:03:24 | 只看該作者
感謝大大無私的分享~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

評分

參與人數 1Chipcoin -3 收起 理由
chip123 -3 敷衍回覆!何不交流點心得?

查看全部評分

15#
發表於 2009-6-4 07:45:48 | 只看該作者
am i late? I realy want to see it, thanks
16#
發表於 2009-6-5 08:14:12 | 只看該作者
剛好有需要!請讓我有機會拜讀一下謝謝!
17#
發表於 2009-7-8 13:41:35 | 只看該作者
感謝提共享關資料
18#
發表於 2009-8-1 14:13:10 | 只看該作者
so good 怎么说这个是我第一个帖子回复,我得认真的说说
19#
發表於 2009-8-21 17:37:05 | 只看該作者
感謝提供資料!!!
# H8 h0 W/ i: g0 w% V感謝提供資料!!!
20#
發表於 2009-8-21 18:13:47 | 只看該作者
Mason的資料實屬佳品
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 05:30 AM , Processed in 0.129008 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表