Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 113888|回復: 129
打印 上一主題 下一主題

[問題求助] 想請問那裡查詢的到簡單的反相器設計電路實例

  [複製鏈接]
1#
發表於 2007-8-16 20:44:02 | 顯示全部樓層
我提供一個我以前主管說給我聽的經驗8 q& v( b( ]) q7 n$ U  u+ u# r
我以前的部門要應徵一位電路設計工程師,來應徵的有很多位,有的是剛畢業沒有工作經驗,有的是有好幾年工作經驗,也有一些換過不少公司的
( J6 A3 M  B7 p, m0 U4 i因為每一位來應徵的都說自己的經驗有多豐富,在學校學過多少領域的課程和知識,當然履歷表也寫得滿滿的# U1 T: }) \( r/ E9 U. _. Y1 n
但,我以前的主管他說,他會讓他們介紹完自己的學經歷與自己專長之後,出了個小題目來考考他們
$ {+ C4 V; @9 ^6 Q題目很簡單,就是請他們畫一個最簡單的two-stage OP Amp出來8 i) I3 m; H0 x3 c
結果,來應徵的人員甚少有人能夠畫出完整的電路出來,更遑論進一步地說明電路的工作原理與設計技巧
0 u) q' ]2 k' T) ]7 i我以前的主管對我說,他並不是要考多艱深的電路技巧,也並不是要找一個多強的電路設計工程師,而是想找一個基礎專業學識都很紮實的人來幫忙他一些工作上的負擔,一個優秀的電路設計者如果沒有最紮實的基礎學識,那根本稱不上是一位好的工程師,因為根紮的不夠深,就無法往更好學識領域發展
; \. F+ ^/ b. B4 |7 k( ~
3 |8 r& ^& C+ f! w2 E故而,樓主問到瑞昱的主管考妳學姐設計一個簡單的反相器% C; x# w4 O2 N& o% ]( [. s. F2 k7 C
其道理就如同我以前主管的考題一樣,他並不是要妳真的設計一個反相器,而是要了解妳知不知道在layout上要如何畫一個反相器,藉此應徵的主考官就能夠知道妳在layout上的程度上到底知道到那個程度,如果妳連一個最基本的反相器都畫不出來,那找妳進來公司豈不是要從頭教到會
( V6 s2 x0 }* i如果妳己經有了最基本的概念了,只要再進行一些基本訓練就能夠上工了

評分

參與人數 1 +3 收起 理由
yhchang + 3 感謝經驗分享!

查看全部評分

2#
發表於 2007-8-19 20:51:52 | 顯示全部樓層
其實,何謂基礎紮實的知識見人見智,每個人有每個人不同的標準和看法
* ^& U8 c+ U( ~* {1 T+ ]* K相對的,不同的老師也有不同的標準和看法# A! c' U" e, G' L
而就以我個人來說,我不是layout工程師,所以我無法以一個類比電路設計工程師來回答說何謂基礎紮實的layout5 \- E4 d# x2 B% G6 i7 f5 ^
我只能以我個人的觀點來告訴妳我個人的看法,而這未必是正確的答案% N" b/ Q  D  e+ E9 N* ?# i; H

8 ~0 B6 u# |' C( |  K  m在layout領域中
5 n- c# ^) b1 T6 Z可以區分成tool的操作和實際元件的畫法兩大類2 h, C' D! _, `: c' Y2 b. y  }
不同的tool有著不同的操作,而各家公司所使用的tool也都不儘相同,所以,在tool方面,很多公司所找進來的layout工程師若是沒有經驗,通常對於tool的操作大都是從頭教起居多,而如果公司用的tool和學校的都是同一套的話,那就要看其版本是否相同
% v' s4 }! ~% j. h3 H* W7 V所以,就我個人所知,layout部門在找人時,tool的熟悉度並不是第一選項,如果有好幾人都具備實際元件畫法的基本要求的話,那tool的操作才會是決定錄取與否的考量" y, k$ D( R4 q7 \* z
6 W& w8 M6 ^3 m7 ?5 t7 C3 J2 _
至於實際元件的畫法,就以類比電路而言,最基礎的元件是一個PMOS,一個NMOS,電阻,電容和BJT的畫法,而最簡單的組成電路則是反相器8 g  ^, d5 a  L* a
故而,要測試一個無工作經驗的人想了解他有關layout的程度最簡單的方法,請他畫一個反相器是最基本的考法,因為一個PMOS和一個NMOS可以組出無數種類比電路,如果連一個最基本的反相器都畫不出來,那可見其layout的程度幾乎是零,同時對於其製程的概念更缺乏,如此一來,找這個人進來公司將要從製程概念,layout知識從頭教到會,那將會是一件很累人的事5 |4 e  m5 a9 f0 {5 t
再來,除了要會畫基本元件之外,接下來對於LVS/DRC/ERC/抽LPE等項目要知道各別的用意和如何操作及除錯,當然這是比較進階的layout要求,而這幾項要求是身為一個layout工程師要會的技能,而之所以是進階的要求,那是因為要作這些動作需看得懂design rule和相閞的layout rule,不同的製程廠有著不同的規定,而身為layout工程師一定要看得懂,更要會看其中的訊息,當然,對於沒有工作經驗的人來說,或許很難看得懂LVS/DRC/ERC/抽LPE等相關錯誤訊息,而這些知識,絕大部份也都是在進入公司之後才會學的知識,所以這是進階的layout要求,而對於一個有工作經驗的layout工程師而言,LVS/DRC/ERC一定要看得懂,不然會被老闆釘: y9 T6 k1 D" w
% S4 x; H! m0 F0 Y2 j+ ^
最後,想補充一點的是2 V( k6 t0 i8 m' x
layout的英文絕大部份都來自於製程的用語,如果製程的順序和英文名稱與用語都能夠很耳熟的話,那對於妳在看layout rule會很容易上手,因為那些layout rule都是在定義製程上的相關規範1 u2 O' r0 L' C9 E
對於一個沒有工作經驗的人想應徵layout工程師,其面試者通常不會有太多的期待和要求,能夠畫出一個最基本的反相器,同時能夠流利地說出製程相關流程和順序就己經很足夠了,因為很多細部的知識都會是公司內部再教導,而這幾乎都是公司對沒有經驗的應徵者的要求

評分

參與人數 1 +3 收起 理由
yhchang + 3 回答詳細

查看全部評分

3#
發表於 2007-8-20 14:25:52 | 顯示全部樓層
我還沒聽過面試時要上機考layout的呢* u; U! m! u; j9 _- ^" {6 K
面試的主考官只是想知道妳的layout程度,而非要實際上機考,而且,每一個製程的design rule都不相同,很少有layout工程師去背design rule的,通常都是接到project之後才去看design rule,然後才去畫layout的,所以,面試的主考官不會這麼狠要妳實際背出design rule,妳只要畫出一個大概圖,並解說一下各個關係就可以了
- f: k" V3 T; @* K. @/ ?3 g. q5 s& e1 J5 Y* a' v% u6 h
再者,面試的主考官之所以會想考畫一個反相器,那是因為每一個應試者的履歷表上的學經歷都寫得很多,會很多tool,上過很多課,在自我介紹時也講得頭頭是道,但,這些都是應試者講得,而沒有真實地呈現出應試者的"專業學識能力",面試的主考官惟有透過他認為足為表現應試者的測驗才能測出其能力
9 O, A2 ^' z# \5 g- ]0 a如果說當初應試時你說學過很多tool,也上過很多課,等到實際上班時,主管交辦一件工作要你作時,如果你回答學校有教,有學,但我不會時,那主管豈不是瘋掉,因為很多主管就曾說在面應試一些剛畢業的學生,履歷表寫得很多,問他有沒有上過一些課和操作過一些tool時,幾乎應試者都會說有上過課,有操作過這套tool,但真正上班時再請他作一些事時,他卻說學校有教,但他不會,所以很多我認識的面試主管都不太盡信履歷表上所寫的事蹟,惟有實際自己臨時測試過才比較有保障, 除非你有參加過一些比賽且有得名,那比較有公信力一些4 B- c2 u9 G. {! R) d
2 J/ o+ |& l" ~# X4 Q
至於你提到畫一些全加器,半加器和一些正反器等等
9 p3 @* r2 k7 z7 @, v( n4 |) _其實那也算是基礎元件之一,不過是比較複雜一點的數位layout) m* n% |3 h0 c7 T: J6 Q& z' b: s
如果是想走類比方面的layout工程師,可以試著去畫OP Amp的layout,因為這是最常見的類比電路,也是類比電路工程師最在意的電路之一,通常我們都會請layout工程師特別注意OP Amp要怎麼畫,元件要怎麼擺放,那幾個PMOS或者NMOS要作matching,那幾條要作對稱等等
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 04:13 AM , Processed in 0.123016 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表