Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^
+ f7 d% {: _+ m* p0 L" J% {畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
" j7 I9 I# b# t0 H" K/ q' n另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。; ]5 j( E+ I* P) c1 u4 D1 z; Q
所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。
8 n  R/ q+ s( c9 ~( y. ~但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....5 @0 D! L4 U. s) m! V: u
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!$ T" |+ P8 B0 F  o  b1 d5 A4 X
訊息:the file is binary,LVS can not perfrom iteration0 q6 u  G; Q( J3 N; r7 B
-----------------------
# j2 f+ Y$ q6 t5 F1 V不懂為何說我檔案是2進制檔不能重覆執行....." M) {- Z  H( U. _9 B  _
我在LVS Setup 設定畫面中
* {) B/ k0 j& _0 V! o' M2 M' Wlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)# ~4 M5 J) p( T/ y2 I& x
& ^5 m* O+ l. e6 Z) L* v# h
schematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
6 u3 [3 \3 o& w" `) }5 h# I
! z! q3 V) }& H- T8 [7 I7 R* D1 T, P/ g: @output file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out
5 ]3 z; C* D: n& B% t  P( y% O----------------------------------------
1 K$ O' Z! ?" {/ M+ z) @然後跑LVS 則出現如此錯誤訊息  不知為何?
& H3 w# w+ \( n/ O4 m9 Q我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
) j9 B' R. T1 e& U+ O% D所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^
. o2 h4 Q7 L% t& I因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...0 h2 j9 X3 I# k2 X
  c: ]. C; S6 v
[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!; {3 e! Q8 y  O, q7 Y$ y" N( N
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
. S- m1 v5 X3 M$ t$ R$ G  E        L-EDIT轉出的檔名為inv.spc ;  小寫檔名" W) W4 B7 [: W8 L. u& l
2個檔案存放位置在LVS資料夾下;
' g7 S( f0 W5 xINV.sp   netlist及我加入的command如下:-----------------------------------------------------
5 U% h. z6 f) c) c( t* SPICE netlist written by S-Edit Win32 7.030 G$ A0 \) ]0 o! d8 ^
* Written on Sep 29, 2007 at 22:01:15. ?4 a; e( f9 ?( R2 L
' u" v- D( z% ^2 u8 Z/ f
* Waveform probing commands+ H$ f( Y% p+ @8 H3 g/ h% J3 U
.probe6 U2 o7 t% Q/ o3 _% B9 e" M
.probe noise dn(*,TOT)
9 V7 Y- w/ R) s; r7 n" P.acmodel {*}
, g/ E* r/ E% Z! p3 C/ m- N9 r.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"  q/ I8 f( @  k+ d
+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
( f. R* o* j0 y  n% r+ probetopmodule="INV"0 H9 c: W4 ~4 P0 N9 L/ m- H
.include 'ml2_125.md'
! ], Z2 p7 G& r+ X3 g% ?/ }7 o. Y" c5 K' x
* Main circuit: INV. [, k1 A  ~& O: R, z  b) Z
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
$ a6 s, U* Z: V7 Q+ dM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
0 a0 G2 J- k! _* End of main circuit: INV
6 b" W& G6 [' J2 f- t; q----------------------------------------------
1 I. m* ]; k. ^! {; `; S我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。
& p# P& i# E' ?3 Z5 e2 T  R* Y* v) A
inv.spc  netlist及所加入的command如下:------------------------------------------------
9 k2 b( O% M* Z' k2 V2 V* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;' k3 @- E8 n6 n1 h
* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb% F% D; q8 Q! ~2 g* V
* Cell:  inv        Version 1.157 {4 y0 d; T! I4 }
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext- W' p$ r# L6 e: I8 s- k4 j
* Extract Date and Time:  09/29/2007 - 21:59% |+ }) n) m' }# a9 m

! Z% E' ~- y. O5 D+ R/ \* Warning:  Layers with Unassigned AREA Capacitance.2 }1 C6 v+ B# W6 h3 \$ |
*   < Base Resistor ID>
- H) O; n/ ^+ @% k, U$ B5 E. |1 `*   < Diff Resistor ID>
9 ~8 X$ S( l: V' h, x*   <N Diff Resistor ID>
' G6 P6 l: o; ~- F1 Y*   <oly2 Resistor ID>) M( J6 q  Q" U: m' k3 T' g
*   <oly Resistor ID>$ m: s4 s' t& H' M0 `
*   <MOS Capacitor ID>; [( o+ \6 ]: q) T1 n
*   <NMOS Capacitor ID>% m/ S6 X+ ^  V+ k
*   <N Well Resistor ID>, L. @0 [, I1 M, `- v; G
* Warning:  Layers with Unassigned FRINGE Capacitance.
- w1 P0 A% i" A6 D3 V( }, S*   < Base Resistor ID>
- X$ \3 s0 L8 G: G- O*   < Diff Resistor ID>. S& ?% V$ K7 w
*   <N Diff Resistor ID>
; j! H  A: p0 E% q0 J% u*   <oly2 Resistor ID>
, T+ \2 v- f9 L* o( a) q! V4 W3 e*   <oly Resistor ID>  S1 o' p$ s6 J: v: l" _% \3 x7 @
*   <MOS Capacitor ID>
) J/ |3 q" p4 a( J*   <NMOS Capacitor ID>: W2 m' B. e+ N0 I
*   <oly1-Poly2 Capacitor ID>( w+ A+ i2 v# T7 ^# p
*   <ad Comment>/ S$ M1 k% K: L$ }- w
*   <N Well Resistor ID>
  K0 i4 O7 T8 [/ r; G; @* Warning:  Layers with Zero Resistance.
+ |. j( c6 x( @# M& z*   < Base Resistor ID>
4 t% J% F3 W: d: l, I+ m9 k*   <MOS Capacitor ID>
4 q, `4 Z6 h% D) K9 ~$ d7 L*   <NMOS Capacitor ID>
2 {' M( D% F% e' |4 d1 D; n9 u*   <oly1-Poly2 Capacitor ID>: B5 S% u, \  C9 e5 U* p( J/ f* Q% J
*   <ad Comment>- ^5 o/ v; ^+ _' }

' G1 F. n4 V8 D  H* NODE NAME ALIASES
" [' B8 v2 W4 n*       1 = A (4.5,-6)
8 a; v# h, l+ `# x- G2 `& h9 G*       2 = Y (17,-5.5)1 L0 V+ U1 a& i; g. z6 v% a$ ~
*       3 = GND (21,-23.5)
6 o& N4 r' M& T$ A1 n. G' U9 o*       4 = VDD (21,17)
& H; a; q; q9 b- G7 ?  ?) g2 C. s" l. S& _' ~" w
.include 'ml2_125.md'- C# K8 r+ ]8 c
M1 Y A VDD VDD PMOS L=2u W=9u
3 `  N2 h$ y1 m* E  C* M1 DRAIN GATE SOURCE BULK (14 1 16 10)
, B) i! P$ f7 m' K5 ]M2 Y A GND GND NMOS L=2u W=5u ; u( ^! d$ y$ j( n+ W
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
' j6 }) T+ I# \) J9 _
; F0 ?$ x( ^* @* Total Nodes: 4( h# {0 m# _: N. Z/ k& f1 T
* Total Elements: 2, K( k2 y( ^* \' D; x9 J. P
* Total Number of Shorted Elements not written to the SPICE file: 0/ i% K' @7 e) h/ O
* Extract Elapsed Time: 0 seconds
, [+ \, E. ]; x7 j+ g.END
) g" o# b" Q+ x6 F----------------------------------------------+ s. X2 }, V- n# C) g( N. l# m1 U5 h$ |
我也只加入.include 'ml2_125.md'  這行命令而已
* R( X6 p  T  L* k0 I  w! G( D5 M
' w" @( V6 |# W- P% L& p3 m
麻煩大大有空時 看一下唷   ,在此先謝謝您^^
4 P( W8 x1 j/ N1 h$ D. y" ?, e4 |, S: T' ^" O6 f
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for
8 t' U1 X% J2 E* Main circuit: INV! x; e4 J/ Y8 n. M% r6 a
M1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u , B/ g, F/ {- x" L0 O( e9 V
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
$ U; d( @: g" h6 q* End of main circuit: INV# ]3 G& X/ T9 {% D# i# U5 S

# M% }9 r$ [# ]* m+ e; Flayout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
7 w) F+ \1 H7 Y3 U0 X您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。
0 v; p& u1 u8 @! R- A: R2 o' P我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:0 |$ S$ C% A/ @" ]
. w. i/ {+ U& B7 Y- j
開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
/ b+ e$ p, J  `% K, d                                                               schematic netlist選項  選擇INV.sp
2 ]7 ^6 X2 a3 c/ R: x3 Z                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路0 i/ Q  L& j* k) P; b
                                                                                                                          徑與檔名     .out
/ r" R$ _' e2 O: u& _* q
# i7 z1 o0 T4 \                                            overwrite  existing  output   files 也打勾& Y$ g' e; @8 K! U* `
最後直接執行F5 來RUN  / c. @4 {! a& W, M
1 M$ ~9 u4 [' K* ~$ M
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下: C+ y3 Z1 {: R+ {+ c
* Main circuit: INV
9 J2 Y- v/ D# ~; aM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
8 W3 S; n% w+ m' ~4 UM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u
2 X- F2 j% r. h7 e4 z2 Y* End of main circuit: INV+ x! P' f; n! y7 u

9 R! M' x/ d5 O8 k. _layout刪除0 R! h* y* r! y. p2 S( k' O' G  h
.include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式
3 `: Y4 B9 o; j0 ]* _- K目前還不知道要怎麼用
5 G" R+ {5 ]. U希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^
5 L2 ]3 w# \- }* E小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!' N& P( o# I, I! a
小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!7 M' W# k/ V4 x* T+ q4 ~
' I: [8 p, b4 F# k( X1 u
學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!4 \1 d1 E8 \# `( K8 H1 W
因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
) g# M0 c2 |# |$ ?" o+ o* F" S4 B; O1 ~! q' V5 s3 |* U0 F
小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^  C5 N7 z2 L; y: T8 }
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><, m7 K; @+ I6 J+ @
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
/ J2 j' {/ L; B8 p7 g
7 K: p; M( w/ ~CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
  z- D0 u/ T$ u1 U) v+ Q* b( I9 _# j* u1 I
謝謝各位學長們的資料了. x+ }4 q/ c2 k! L+ v( Y1 |# X% x

$ P) V5 c- A6 [% c& F% f謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大" Y# x1 R! J! A3 I* `/ d
請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:
' y; |/ {9 ^1 f& @could not run simulation.
3 b) ^. K$ \  P& R. _& ]$ h3 |/ jplease check your  dependencies.
2 Q8 h2 s: x# J% ?" z1 _然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
0 W# B, j5 q( K; [2 Lqueued 的狀態。4 G$ i0 Z9 i& k9 U# a7 G# G
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息
/ T, U# U& i2 b2 u; k- A) O+ `# u0 R# @5 W5 w  a
麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!) N. N4 ~6 P" ?7 J
僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?
  R4 y) X) h- T但小妹下指令如下:
% A4 f) r, e9 F: O) T2 Y( e- p.power  vdd 0ns  100ns/ N: w7 w5 f: S7 F
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!+ s2 _/ K9 F; {1 N) Q) `
麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0; O0 P# u+ ]0 ]
0 Q8 V+ D- E5 D+ K% H
vdd需和電路中之電源名稱相同: X9 T) j5 f: r

2 G3 s( `6 D9 p" G3 E8 \6 y, ?電源一般就如上列所是就可以了+ e2 W# ?+ b9 ^" ]
) v% b0 k: E8 B/ @' o0 V. o
[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^/ ~6 T0 p% `  P) m
不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎?
+ G+ D9 E5 Q, A2 A' P4 o+ C1 v如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…
7 j* w0 z* J3 ?, Q2 N+ e2 C5 X圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表
: o- I5 U" q' `6 \謝謝m851055的協助^^' d( H0 p- h6 s6 g7 K  o8 f
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
* [- i: X8 O9 O小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...
. h9 e" h7 ~- d; ?+ D

; P7 }6 E% E+ L! r( U應該是Cadence 以及Laker等大軟體
# W' O2 s  W6 z, i' r" X* o* b一般人無法取得個人的license吧XDDD. q& H+ U; d. t9 d  v* s
也就少人寫了+ W0 z; w+ A# w; n
而學校自己都會有人在training,所以囉~  r) |1 N. [* ~; X
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-20 06:51 AM , Processed in 0.132517 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表