Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
樓主: ywliaob
打印 上一主題 下一主題

[問題求助] 請問一下有關Tanner的教材

  [複製鏈接]
21#
發表於 2007-9-27 23:25:51 | 只看該作者
問題終於解決囉且畫完一個DRC通過的反相器,真的非常謝謝 大大您^^5 Y0 L/ E0 n' h; P9 D& I
畫的過程中也了解錯誤訊息表達的意思,cadence  tools 畫完layout再跑calibre的DRC 其錯誤訊息 反而只能看懂部份文字而已,這一點反而 L-EDIT   DRC較容易理解  合適初學者 捏><
* A! p* V% S, P- H, }另外因為小妹是從大陸網站下載軟體地,所以那些說明檔全沒附給我.... 無法看說明。
3 d* D% w+ b4 C) x5 u0 A4 r5 j所以當然也沒有T-SPICE的說明檔,而小妹自已借台科大 出版社的書來研究,只是裡面對於power 的測量並沒寫清楚怎設 捏?  power有2項參數設定; 1項是輸入要測量的時間、1項是提供電源名稱。8 _: n; w& |+ j3 J8 F0 S( o
但"電源名稱  "  小妹實在不知怎設 ...  跑spice一直  這項指令錯誤, 我看台科大及謝永瑞的書都沒寫清楚怎設捏.....1 k: O* g6 Q% v% T3 b9 N# Q$ G' M
至於廖預評的書 暫時借不到,所以能麻煩大大  有空時 再回答 這點好嗎  謝謝你囉^^
22#
發表於 2007-9-28 04:58:20 | 只看該作者
謝謝你~~去望逛看什麼網站~~~~  ^^
23#
發表於 2007-9-28 10:51:34 | 只看該作者
小妹對於lvs使用上也有問題想請教,因為出現錯誤訊息 不知為何無法跑!
$ _0 n: ~0 n% i4 Q6 [  \, J訊息:the file is binary,LVS can not perfrom iteration& a2 g* e. m! {  s3 b
-----------------------2 x! W+ {5 w* N3 N. V
不懂為何說我檔案是2進制檔不能重覆執行.....
3 x* f7 T/ z2 L! o' ?5 S, ?7 j我在LVS Setup 設定畫面中
9 A5 N/ c6 e0 dlayout netlist項: 選擇 .spc檔(佈局後轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)
. S! l! ]0 H( C' F+ e
% u% P+ R6 m& l8 E* Gschematic netlist項:.sp(L-EDIT轉出的netlist檔,並且"只"加入include命令,其中去掉模型檔案路徑且改成單引號 包住)* Q: b: ~5 X) N" C% M( j5 K

7 e' i! k$ w  x. t0 }4 E$ O) Koutput file項:就隨意選擇1個存放目錄 自已命名 要儲存的結果檔名 .out- K- C  J3 ]3 Z4 s9 G5 w% \
----------------------------------------
1 y- t+ T  L' H' i, l9 J4 g! `然後跑LVS 則出現如此錯誤訊息  不知為何?; m2 Z2 O1 M; I& Y, T8 F6 S
我也試過將模型檔案  和.sp  及 .spc  三個檔案複制到  LVS目錄 避免LVS執行時找不到file  但也沒用!
3 v5 R$ R2 z6 `# H所以能麻煩有大大  可否告知我 這是什麼原因  謝謝唷^^" h" Z; ?  b! `6 p% e+ N6 e
因為我大略只剩LVS 還不會使用 ^^
24#
發表於 2007-9-29 21:00:45 | 只看該作者

回復 21# 23#的帖子

把相關command and netlist貼上來,幫你看...2 D7 Z2 s: }; W% f; R7 q- ?( v

4 x" B1 t9 m* M' U6 b& V1 |[ 本帖最後由 m851055 於 2007-9-29 09:01 PM 編輯 ]
25#
發表於 2007-9-29 22:34:21 | 只看該作者
謝謝!$ s6 a# {7 q8 ]" i; ?/ ~
我的S-EDIT轉出的netlist檔名為INV.sp     ;     大寫檔名
! B) H* M; j! ?( i0 t$ f        L-EDIT轉出的檔名為inv.spc ;  小寫檔名0 [3 V/ [4 z' J2 Y0 Q
2個檔案存放位置在LVS資料夾下;
7 ?9 H- j( j0 v$ ]# i. Y; u# BINV.sp   netlist及我加入的command如下:-----------------------------------------------------9 K/ G, L1 _" l* ^2 d" ]9 W
* SPICE netlist written by S-Edit Win32 7.03
0 J, I$ S! J5 ^: ?/ [& Q9 m* Written on Sep 29, 2007 at 22:01:15
7 o& b0 H8 K& O# O! W8 }9 M# M% N: [, x! m! r: Y% Q+ k
* Waveform probing commands' e& p# k& ~( J0 v' N
.probe) R/ F9 S0 Y; y+ A& a& P- D
.probe noise dn(*,TOT)
- S) S( Q+ m/ J3 s7 T! F.acmodel {*}8 N  N' i4 T7 x) e& v) l  i9 @; G3 v
.options probefilename="C:\Documents and Settings\Administrator\桌面\tanner完整版\TSpice70\INV.dat"
! n, Z$ ~" z7 Z$ p0 {+ probesdbfile="C:\Documents and Settings\Administrator\桌面\tanner完整版\S-Edit\59513042\基本閘.sdb"
" O5 k( u. a0 O+ |' v4 q+ probetopmodule="INV"
! f* ?6 h- g( Y2 d, n, t1 i1 ^.include 'ml2_125.md'
0 ~- `  Q3 v7 P9 L" b6 p. T( J$ P" ]5 w0 }( z5 h
* Main circuit: INV
  H( X$ B9 J7 c$ Q$ @/ u; UM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
4 _8 c. D6 j9 c5 k4 j6 y+ pM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u. o" g: y! a0 z: i& c5 M4 i8 ^
* End of main circuit: INV
6 \0 V$ r! f: c8 Y" o/ {; n2 I( }+ S) `----------------------------------------------. A: H2 L; P3 H; H2 Y
我只在裡面加入.include 'ml2_125.md'         這一行令命而已 。/ Z' p% h& E7 S1 c  c
, \7 ^, ?  p% Y4 s
inv.spc  netlist及所加入的command如下:------------------------------------------------
! q$ ^% R. ^$ p* Circuit Extracted by Tanner Research's L-Edit Version 9.00 / Extract Version 9.00 ;
5 L) h* o$ L. Q# o* TDB File:  C:\Documents and Settings\Administrator\桌面\tanner完整版\LEdit90\59513042\基本閘.tdb6 I( s2 D$ a5 Y* Q, q; y3 E/ a
* Cell:  inv        Version 1.15- f9 r+ {5 D8 V9 K+ U& J/ Q
* Extract Definition File:  ..\Samples\SPR\example1\lights.ext- b- Q# y1 Z5 S# B
* Extract Date and Time:  09/29/2007 - 21:59
# p' [# Y. k+ @( L7 Q' r$ O9 h9 e9 \
* Warning:  Layers with Unassigned AREA Capacitance.
- ]9 X. V9 |9 B/ u& Y*   < Base Resistor ID>
) ]9 ]3 D' f! R0 h, i*   < Diff Resistor ID>* y0 @+ b' O5 m# R
*   <N Diff Resistor ID>
" [( P$ g, ^' _*   <oly2 Resistor ID>. B( M1 R: i7 W, v1 O) x
*   <oly Resistor ID>8 V, y) K; V2 {% M" Q
*   <MOS Capacitor ID>  U/ W7 ^; r) M% j
*   <NMOS Capacitor ID>5 o+ W5 J# {. w- W6 V2 h8 Z9 A
*   <N Well Resistor ID>
: h* u: W  D$ U# j! B' D* Warning:  Layers with Unassigned FRINGE Capacitance.
$ u- z  \2 C' N6 z*   < Base Resistor ID>
; Z% B8 s8 ]) Z$ z*   < Diff Resistor ID>5 |& U$ B. P+ z& J% ^
*   <N Diff Resistor ID>
3 G1 }' m4 {8 J6 A) u6 }*   <oly2 Resistor ID>
- T4 k, h9 D: u$ y( @. \*   <oly Resistor ID>( i, h" h6 q" f) J5 y& @# t
*   <MOS Capacitor ID>
6 V2 L1 l. d& _# G/ p5 {*   <NMOS Capacitor ID>5 H9 z4 j  J! s2 {
*   <oly1-Poly2 Capacitor ID>& D- D3 \: w0 w
*   <ad Comment>& G1 p' g! X" z) \! v3 R% L
*   <N Well Resistor ID>
7 M! S! H7 u3 v) Y0 j* Warning:  Layers with Zero Resistance.0 X0 T4 z4 A( W9 D& N
*   < Base Resistor ID>; r# D$ I  p# I+ F5 L
*   <MOS Capacitor ID>: |" e. z: d8 F7 o" l4 ^2 S
*   <NMOS Capacitor ID>
* {3 E2 n; Z: d. f3 g1 ?*   <oly1-Poly2 Capacitor ID>. c5 z: N# L: h8 [: G* s0 D
*   <ad Comment>
. X! o9 \) ^1 ]3 ]1 F; p
* q& s: [+ F& y: d" C* NODE NAME ALIASES
/ @7 n! T- Q' }0 q5 z. C*       1 = A (4.5,-6)
- H& ~5 S) j6 Z" Q% |3 H6 g*       2 = Y (17,-5.5)
  ]) h* x9 M/ o5 v6 C( N  o$ d! z0 G*       3 = GND (21,-23.5), l8 ]' m9 m) D8 H# a( h' e
*       4 = VDD (21,17)0 l# h1 g. y; ?# J- m+ z1 h2 q. w
( y) N+ F0 _+ g
.include 'ml2_125.md'
" [6 K/ W7 m4 d; |4 a( WM1 Y A VDD VDD PMOS L=2u W=9u
- K2 l' S: S: t) B) a5 m" _# h* M1 DRAIN GATE SOURCE BULK (14 1 16 10) * m% x4 _: [$ Y" Y6 [/ N" o
M2 Y A GND GND NMOS L=2u W=5u ) n& R+ n. }3 F; r3 y$ P
* M2 DRAIN GATE SOURCE BULK (14 -14 16 -9)
' F1 D, F* F6 U0 i7 ?' s8 ^. V& E6 V" Y# [# H, q
* Total Nodes: 4, O$ Q# H) ?$ s1 Y+ A* m5 X
* Total Elements: 2
0 i& l- }2 b2 F3 o2 z* Total Number of Shorted Elements not written to the SPICE file: 0
' ]9 W5 `( m2 O* Extract Elapsed Time: 0 seconds5 t2 r. [; q5 Y9 i$ l) c) i
.END2 @; E/ N/ K) M! v; G, X" w- V
----------------------------------------------
) R" U0 R/ p1 u: E( I5 ]& X我也只加入.include 'ml2_125.md'  這行命令而已
5 K) _/ k9 |9 k, f8 j- c6 L& r* y. P

2 q6 m- O+ O7 }! d: q+ ?麻煩大大有空時 看一下唷   ,在此先謝謝您^^
9 {, Z" N0 \: N8 }! m/ b- L# v) b& W1 U  S7 i
[ 本帖最後由 君婷 於 2007-9-29 10:36 PM 編輯 ]
26#
發表於 2007-9-30 08:06:57 | 只看該作者
schematic change for ) G( C. t! U6 f  r1 ], ~+ I7 R' D9 ?
* Main circuit: INV
8 P; u7 N& F  Y! s9 p0 yM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u 0 {) B9 K+ M6 k" l! s
M2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u! O4 v/ I7 r# j- [
* End of main circuit: INV
3 |& a3 |! C/ S% c0 U0 I( J, j( }- p- \/ K. O: t* B
layout command .include 'ml2_125.md' delete
27#
發表於 2007-9-30 23:31:52 | 只看該作者
您好
) ~% @9 g. |- F0 j# G5 l  ^您是指schematic轉出的netlist 檔中  ,其中加入的.include 'ml2_125.md' delete 還要再加delete 指令,而我試過沒有空格開來 都仍一樣錯誤訊息無法跑。8 O; F* W5 C+ Q' y7 L" ]2 |
我現在不知是不是自已跑LVS有設定上的錯誤,我操作方法如下:6 ?" G4 C- s8 z: X! q

+ L. H- C& s$ ]: W開啟新檔、LVS setup,在input畫面中的layout netlist選項  選擇inv.spc
/ |1 e0 i) X8 \! K& V; t- c                                                               schematic netlist選項  選擇INV.sp
9 F" A% r# E' l  [' S                                           在output畫面中output file選項打勾並輸入要轉出檔案的存放路6 ]5 Q* R5 n( i9 ^3 F( k
                                                                                                                          徑與檔名     .out
4 F" R# Z2 _* Z+ i9 n8 R
! m6 N% \/ ~2 H! h* q' b% d                                            overwrite  existing  output   files 也打勾# l5 p$ {  l( V4 o( ?0 C, H
最後直接執行F5 來RUN  
) Q" c) @( |8 v+ V' t1 ~9 s  D; _5 f! S  G4 K, o( n6 @# J
不知是不是操作上有誤  ,是的話麻煩糾正   謝謝喔^^
28#
發表於 2007-10-1 22:30:11 | 只看該作者
將電路 netlist只留下
' S+ q9 B" O3 i& b. Q& M* Main circuit: INV
7 q5 `, h# A$ ]$ L2 _; A1 uM1 Y A Gnd Gnd NMOS L=2u W=5u AD=66p PD=24u AS=66p PS=24u
6 m3 K: h% U" ^5 }, z6 A6 MM2 Y A Vdd Vdd PMOS L=2u W=10u AD=66p PD=24u AS=66p PS=24u( }3 q& M9 n! D& c# t6 H' P0 U1 d
* End of main circuit: INV9 q1 n7 j$ q3 \
) K2 v6 `, x/ ^3 V
layout刪除
2 Q$ x3 H/ j8 o% d% O- |9 Q6 k .include 'ml2_125.md'
29#
發表於 2007-10-2 23:35:46 | 只看該作者
正開始學這個程式; [$ Y4 [! l) s$ u  G
目前還不知道要怎麼用/ e, ]/ x' y* K- g& J4 i9 d) h
希望這個教材有用
30#
發表於 2007-10-2 23:53:07 | 只看該作者
謝謝m851055的協助^^' I& e/ @0 \/ R; w- J4 B7 m( X
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
, r, p6 P% J5 Z1 a小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永瑞一本,終於學會第2套tools基本的使用,同時L-EDIT 中跑DRC的design rule 說明的很清楚 那邊的材質有什麼佈局上的錯誤,目前就僅差在LVS錯誤訊息不太會看!
% Y/ o, Z' u8 n+ S$ A
0 U5 _: ~7 Z# b2 k3 n  z學了2套tools後 ,想對樓上的黑天使說,tanner tools 真的對初學者很容易學習,只要你先了解書中介紹的s-edit及L-EDIT的檔案架構先,接著再照台科大教科書操作  很快就能了解 整過流程!
! O# e) @6 D- R7 z* u; z因為tanner tools的教科書 其實寫的很齊全,但反而身為主流之一的cadence tools卻只有唐經洲一本繁體教科書有教實機操作過程,而趙敦華的寫的很簡略!
4 q! _  D* p# \" m6 O
* C- D4 H+ d  Y& f' L9 |! P小妹僅希望 會有作者願意像tanner tools的作者一樣  肯寫本更詳盡的繁體書,甚至介紹cadence 的command file如何撰寫,這樣大家不就可以像學tanner 一樣 邊自修邊問人嗎^^; ]" ]1 |$ H8 E+ X4 c3 J7 w" Z: x& B2 l
唐博士的繁體書已算是初學者內心必讀聖經  貢獻良多,希望還有第2本以上初學者聖經 ><6 `1 B; `. R( c& {$ e% I
大家就不用花錢特地去培訓....
31#
發表於 2007-10-12 09:43:47 | 只看該作者
Hi,
9 h3 q% J! W- j4 H1 t. U
+ Q# |+ P  j7 P- [CIC有出一tanner的pdf檔,檔案名稱為:Full-Custom IC Design Flow for PC (Tanner)
32#
發表於 2007-10-13 23:14:17 | 只看該作者
我是一個LAYOUT的菜鳥......
' n1 R8 H. i4 B: u' i$ c" e' f7 X$ O% }7 @: I6 h: f  D6 o: }, H
謝謝各位學長們的資料了4 b& i& E2 |. p' J( r+ O) v' ?
/ M3 Z9 M$ ^- d( h7 W4 k
謝謝
33#
發表於 2007-10-15 10:12:09 | 只看該作者
m851055大大
; b8 u9 n: Y) k4 u0 \) V  e' Z請問一下 不知為何跑T-SPICE 按下RUN鍵後卻出現錯誤訊息:  L3 ]$ R4 f" y- c: w% R/ c4 c
could not run simulation.
  A! }/ ]% w/ D9 A9 _please check your  dependencies.
, s5 C" |2 |9 [& y5 A4 |然後出現過一次後下次再按run 之後皆沒跑模擬的訊息,最下方的狀態列中 該檔案的status顯示
# X  o( R  A% c* ]& x/ dqueued 的狀態。9 l7 a3 g7 E5 s  e5 O
不知是那裡有問題  跑T-SPICE時都直接出現queued 的狀態 ,過程中並沒跑SPICE的訊息* G% b4 J# U' R! X% ~, n9 Q* D

4 s# m3 Y2 k, T, Y9 T- c麻煩有空時 能回答一下嗎   謝謝唷^^
34#
發表於 2007-10-15 12:03:47 | 只看該作者
抱歉 已解決了!
( A$ U# y: G) ~% J: d, K7 z9 N僅是小妹在T-SPICE 環境設定上的錯誤 才發生此問題!  不打擾大大了 謝謝^^
35#
發表於 2007-10-15 23:34:27 | 只看該作者
完全不懂大大說什麼~~來看看網頁在澆些什麼~~感謝大大的分享
36#
發表於 2007-10-16 06:24:25 | 只看該作者
小妹想請教一下 關於T-SPICE   使用 POWER的量測 設定上不是要設電源名稱和量測的起始、終止時間嗎?1 U3 a) w. E) O$ l4 D$ r
但小妹下指令如下:
' |  y. W5 k' k8 Z7 |  q.power  vdd 0ns  100ns2 Y+ t, k. m" {3 Y$ ]9 @6 u
跑完後並沒量測power的訊息,小妹是想請教 電源名稱 那邊是怎設定的?書上只是大略帶過說輸入名稱和時間罷了耶!
; m  `( o5 L8 u8 Z8 C麻煩 大大們 有空的話 請說明一下 謝謝唷^^
37#
發表於 2007-10-16 22:00:20 | 只看該作者

回復 36# 的帖子

.power vdd Gnd 5.0
0 u5 X' @  r7 h5 E% ^! ?- e
5 i  |& y% C  a5 [vdd需和電路中之電源名稱相同
9 p( U' c0 M7 y1 N' U2 `3 T" M# L# x) s
電源一般就如上列所是就可以了
% q: d  M7 {2 o; \, @
4 r" W0 L% Z" e5 M[ 本帖最後由 m851055 於 2007-10-16 10:22 PM 編輯 ]
38#
發表於 2007-10-23 20:35:04 | 只看該作者
不好意思喔^^
) |) |$ t1 t  |; n# F# u! b8 l. s, _) {不知可否 請問一下  tanner tools 使用L-EDIT 採用UMC 0.5um製程的範例檔案是什麼檔名?因為學校要等到明年才會開課教L-EDIT 而小妹之前從台科大的教科書中 開啟新的L-EDIT檔案並作基本設定  所套入的範例檔案之設定 乃是2um製程的,因為我看裡面設計規則poly最小寬度為2um。 小妹想請問一下試用版的 裡面有UMC 0.5UM製程的範例檔案   讓你能載入它的製程來進行0.5UM 佈局嗎? / K" Q$ J7 |' f$ G! u2 {6 O4 B
如果各位先進們或是學校正好使用UMC 0.5UM製程的學生們 可以的話麻煩 告知一下好嗎 謝謝唷^^   (老師跟本不說 都說等到下學期開課時就會教你,明年就畢業了 實際上課才3個月)
39#
發表於 2007-10-23 21:41:38 | 只看該作者
我前一陣子也在找這類的書…+ d1 y* O- @7 W& Y2 N" o3 V
圖書館應該會有吧~~可以去找找看!
40#
發表於 2007-11-29 11:41:16 | 只看該作者
原帖由 君婷 於 2007-10-2 11:53 PM 發表 0 p$ \6 ~/ u6 n
謝謝m851055的協助^^1 P2 L  I- R( y0 |  g1 W, B# t. q
小妹目前tanner tools 全部流程的基本操作(除進階設定外)已懂得如何 畫電路圖及符號及佈局圖和跑spice到轉出gds檔 結束!
5 b- E/ ~3 S" h1 [6 N小妹花1個禮拜的時間看台科大出的 T-SPICE及L-EDIT 2本書 ,再加上謝永 ...

; M& |7 c4 [* I
% D" |2 W7 B  D應該是Cadence 以及Laker等大軟體6 c$ K6 E# g' `' P$ h+ P
一般人無法取得個人的license吧XDDD. l$ Y. {: j, o5 S
也就少人寫了2 L- `% b: j8 p* o/ N) s9 t
而學校自己都會有人在training,所以囉~& ^( x" u! ^3 [8 U4 u
書的能見度就相對的減少~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-15 08:02 PM , Processed in 0.127516 second(s), 15 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表