|
2#
樓主 |
發表於 2007-8-4 11:34:21
|
只看該作者
研發SoC 核心CPU技術該挑軟?選硬?(下)
研發SoC 核心CPU技術該挑軟?選硬?(下)
8 F% F& B8 b$ ]! I' _5 M7 T2 n如何評估、選擇IP產品及供應商
( ?: Y" x6 ?" \! ?8 i& }! S- K# _, Y/ z
評估IP廠商提供的附加材料5 i+ R: i \) h) n; S
# p1 [9 X% @. [ 高競爭力的IP軟核不僅只是一套Verilog或VHDL程式碼。同樣的,完善的硬核也不僅只是一套電路配線資料庫。現今的IP核心包含一整套的技術文件及技術支援副物,讓SoC研發團隊能將IP核心整合至設計方案中。這些附加材料就是要儘可能簡化IP整合至各個研發流程的作業。
4 D" E6 U/ K" l2 e5 z
% y8 I# B7 k- r3 V8 q! } ■技術文件
3 S; l1 A# U; O5 A
1 J" r( k3 {9 i4 O& U' z- {5 M7 z+ i2 k 明確的技術文件是大多數技術產品必要的先決條件。然而,各種人士對於IP核心文件的需求差異相當大,且需要的文件數量也相當多,讓業者在提供IP核心文件時面臨極大的挑戰。" T3 c. L# x: T8 \% X$ h7 d( z
* V% o3 L* u# _& f7 Z4 y! u( N: L
每種研發作業都有不同的文件需求。例如,軟體研發人員需要瞭解硬體的撰寫特性,但可能不必瞭解硬體如何建置。因此,妥善整合的文件讓軟體研發業者能輕易找到所需的資訊,而不必逐一閱讀本身不需要的資料。
3 l3 n" y6 @( N0 H% K
, a* W: Q, O# X) B& Q5 d! N 最後,若SoC團隊須為其SoC撰寫技術文件,則可能需重複使用到部份的IP核心文件,IP供應商應提供可編輯的文件原始檔案,並授與客戶節錄核心文件的權限。
0 a. E" r2 ~ h$ Z4 |& M1 Q/ P# {
3 g6 d3 P! u) U# [$ \' C ■介面檢查器
* n' x+ Z- R5 n1 ]. ~4 r p( E! m4 Q* I( X. A& A {
SoC團隊需做邏輯設計來與各種IP核心的訊號與通訊協定建立介面,為判斷設計是否正確,IP供應商可提供介面檢查模組,檢驗所有介面訊號與通訊協定是否正常運作。其流程可能僅是單純的確認靜態訊號沒有被改變,或是複雜到檢驗多重週期的匯流排通訊協定是否正常運作。
4 M6 y% G" T! {4 M0 H# i5 ?9 R4 k% [ u
由自動檢驗特定種類介面的運作是否正確,這些檢查器能大幅節省SoC設計所耗的人力與時間。若發生錯誤的運轉動作時,檢查器應指出錯誤狀況,讓SoC設計師能輕易找到有問題的邏輯並排除故障狀況。
) E1 k/ N/ a/ d- g* P5 ~- \. @7 _( p9 Y4 q% e( i, b. R% N. g
介面檢查器並不存在於實際的硬體中,可是必須在SoC研發環境中正確運作,也必須能輕易整合至功能模擬的流程中。
2 I+ u6 R$ c2 r% P) o) i7 `3 ?+ l& O
5 V9 I V8 F! U7 u ■介面規範的列表(Protocol Tabulators), }& b0 M( P8 ^
K0 }$ y0 [6 _2 o- L5 M IP供應商可提供協助簡化介面檢驗的另一類資源就是protocol tabulator。這種模組能監視介面交易以及監看各種特殊運轉狀況。protocol tabulator能記錄所有交易類型,並回報尚未遭遇的特殊運轉狀況。IP供應商須提供一份各類特殊運轉狀況清單,以達成介面完整檢驗。
5 H( w' D3 M4 C# Y. l/ o' Y" V! i. y5 \+ ?% C7 ?
在研發階段,protocol tabulator能協助SoC團隊判斷那些特殊運轉狀況尚未進行檢驗。當研發完成後,它亦能讓SoC團隊確認已執行所有必要的特殊運轉狀況。由於IP供應商最能掌握核心介面的技術,故其特殊運轉狀況的清單會遠比SoC團隊自行擬定的還要詳盡。
! ~3 T/ ^8 L$ |5 f9 T
) e8 M/ W8 w6 I ■RAM檢查器! I3 ?6 M, H8 z& \4 ]
9 Z- [# G M6 X" N6 d, x1 ?/ u 若SoC團隊須編譯與整合IP核心中的RAM記憶體,過程中可能會造成某些錯誤(bug)。要找出深層嵌入的RAM所衍生的錯誤,對SoC團隊而言極為困難,因為這些問題通常需要涉及內部核心模組的訊號追蹤,而RAM檢查器就能大幅減輕此類除錯的負擔。透過迅速偵測RAM模組介面上的錯誤,SoC團隊能避免進入IP核心的內部進行除錯,並快速解決RAM內部的問題(SoC團隊應當擁有正確無誤的運作模式可供使用,以避免針對整個IP核心進行除錯。)
0 p) t, u- ?8 P' `* ~
7 z9 B- Q3 b5 s0 V: \ ■高速模擬的模型
w# }% C. f; ^* N' H1 p) f7 r0 ^& F8 |8 G+ A, g
對於SoC研發業者而言,運用大型IP核心中的RTL模擬整套SoC,其速度可能相當緩慢。若IP供應商能提供一套核心的快速功能模組,且能精準模擬運作時脈,則用戶將可享受更快的模擬速度、更快的除錯作業、以及使用較少份的模擬方案授權。即使是時脈不精準的模組,亦足以協助業者進行大多數的SoC研發與除錯工作。只要模組能在最後一回達到精準的時脈,快速功能模擬模組就有助於研發工作的推展。9 Z' t/ w! ^# I- z: @
' J# i& y; A A1 U ■EDA工具支援
% c1 i& y7 t1 T, B- M6 r1 e9 R( G
另一項評斷核心品質優劣的標準就是EDA支援工具的廣度。由於不同研發團隊需要運用不同的工具,現今各種高階核心通常會支援各種不同的EDA工具。, B8 o+ @, D1 y$ b
3 j7 ^& J4 y+ q/ C8 o# w2 B 舉例來說,即使IP核心是使用Verilog語言來設計,對於使用VHDL語言及EDA工具與技術的顧客而言,他們需要支援VHDL的方案。若核心僅提供Verilog的支援,則SoC團隊須進行繁瑣且容易出錯的轉譯過程才能使用該套核心。
) N/ c. d) Q, J. ]/ v$ H8 F+ L; f0 x+ q1 c* Q& F5 Y2 f
此外,IP供應商應提供不同格式的支援。不同的EDA工具可能有不同的建置規格。在上面的範例中,IP供應商不僅應為Verilog方案顧客提供Verilog RTL文件,且此文件須是針對顧客用的Verilog模擬器。否則,因模擬器的執行狀況可能與IP供應商自己測試時有所差異,顧客可能須針對Verilog模擬器衍生的問題進行除錯。8 y, }8 t) l* o; L: J4 R
7 W2 R0 J: i) P6 h' {0 p0 x
這種觀念幾乎可應用在所有的IP。對於硬核而言,這種觀念亦適用於建置階段。硬核提供的格式亦須是SoC團隊後端工具所能接受的格式。IP供應商須針對使用到的後端工具提供支援。6 f7 p- M$ ]( r! ] ?. J
+ R" T1 H2 T4 Q3 e ■EDA Scripts指令檔範例
- e( p% |/ a: B1 x9 J R! k; W5 V0 t# L8 Q, Q) R& u
為協助顧客立即開始啟動各種研發作業,IP供應商應針對所支援的EDA工具提供範例指令檔(script)。IP供應商可透過這種途徑讓SoC團隊有效率地運用IP核心進行研發。指令檔可以僅是makefiles的格式,然後編譯成功能模擬器。也可以是一套複雜的指令檔,用來自動執行各種功能的重新驗證。不論是那個種類,範例指令檔幾乎永遠都是SoC研發業者最有用的工具。 @3 O! l# ~$ g9 ~7 V* R! c
6 ~( p$ R6 t* c3 L* R- m
對於軟核而言,合成指令範例幾乎是必要的。它們至少應包含置於最頂層的限制宣告、不符條件的false-paths、以及multi-cycle paths。可能的話,範例亦應包含種業界標準的合成技術。當然,範例指令檔若愈簡化,SoC研發業者就愈容易瞭解、修改、以及整合至其合成步驟中。
2 K$ [. q* R* z9 v
5 D! `9 S. o6 v- C ■功能核心檢驗% [7 }/ q S6 p, q3 e
# m# H. v% |6 i 雖然SoC研發業者不會變更IP軟核中的RTL設計內容,然而在正常的晶片開發流程中的確會變更部份的功能。變更設計功能的例子包括插入掃瞄鏈(scan-chain)、時脈緩衝、以及RAM BIST。SoC團隊須能檢驗這些變更沒有影響核心的正常運作。
& ~3 T7 V) z1 C* L) V% P# v5 W C2 F$ ]
欲驗證新設計變更沒有影響到原來的設計,其中一種方法就是IP供應商提供一個能用來驗證核心是否正常運作的環境與測試方案。不幸的是,對於許多核心而言,完整的測試方案本身過於龐大,不適合作為IP核心的附加方案。因此,大多數IP供應商選擇提供部份的檢驗方案,能用來檢驗核心是否正常運作。大多數的情況下,這類子集合方案已足以用來偵測在變更後所可能衍生的任何錯誤。2 p9 I7 A* t/ T& M+ S! G- p3 y
1 a& w, l+ s' p- D3 ^! G; u# t
然而,用正規驗證工具(formal verification tool)在確保運作正常的檢驗流程會更加完整。此種工具用數學方法來證明新的設計方案與原有的核心功能相同。支援正規驗證工具讓SoC團隊不須重新執行上述的邏輯閘層級檢驗作業。$ M. e. y6 ]4 s! p
; h; o* I! n- X7 Z2 Q
■軟體協同開發的工具2 k: l$ E" m& B7 S0 f9 a
|* K. W. ]* N/ A+ v; i8 n8 P
針對新系統的軟體開發標準流程是先製造硬體樣本,然後再開發軟體於此一硬體上執行。在許多狀況下,這種流程會延長產品上市時程,因此軟體研發通常與硬體研發同時進行。
/ x' i" k( d# u% v; v# E+ O4 ^
5 u( p4 ~( T9 |1 c+ O' x! j8 d, q* q 研發軟體比開發硬體更需要快速的系統模擬機制。因此,IP供應商須提供極快速的IP核心功能模型。這種模型方案能提供充裕的效能以滿足低階軔體的研發需求。
: x6 `3 T; c6 I0 |2 T3 F( }, X! [( g0 W% {* |0 v
面對更快的模擬速度需求,業者有時會運用硬體邏輯模擬器,其執行速度超過純軟體模擬系統(雖然它們的速度仍比真正的硬體慢2到3級)。但眾所皆知,這些硬體模擬器很難使用,且需要進行特殊的合成。對於計畫同步研發硬體與軟體的SoC團隊而言,這方面的技術支援是IP核心的一項必備條件。
; J1 m0 W' B( u/ o& u6 n% K Z) U! _/ E1 O: E3 v9 T: e& k
如何評鑑IP供應商
- {( l! L n5 X! u( ?' n4 H; K! L9 s/ C5 F1 f/ M9 Y# A- v* ~
市場上有許多供應IP核心的廠商。有些是剛成立的小型設計公司,有些是歷史悠久的大型公司,將IP核心視為另一種為顧客提供設計方案的新模式。不幸的是,公司的規模並不是IP核心品質的指標。SoC研發業者應瞭解供應商對IP核心產品的投入程度。: _; X5 R& s4 h# A2 p, d6 R6 {
3 y5 ^& @. n* {/ k
■是否設計成能夠重複使用?9 g% W9 E$ }8 j! i1 p
' }8 T7 _( m' f) l8 y 例如,本身不是專門開發IP方案的供應商,其IP核心產品可能只是將原有的設計方案重新包裝而成。全心投入開發高品質核心的廠商,在從頭開始研發時就會考量重複使用的能力。本節將詳細介紹能重複使用的設計方案具有那些特徵。" ?* F% ?( n! i1 y/ w: M6 V9 J
9 X& {3 h2 J) a8 w3 R% N+ }
首先需特別留意那些原始程式碼是否原本用於完全客製化的硬核,這些設計方案最初並未納入合成的考量,故比原本設計用來能夠合成的方案遜色。在開發硬核時,可根據已知的建置型態進行最佳化設計。然而,在軟核部份因尚未建置,故可能不適合採取這種方法,因為如此可能造成無法運作或次佳的建置。. u1 I* X2 \2 p# s" b( D* v
# o/ }9 ~0 X3 g* J1 U: x 另一項軟核的重點就是各種被登錄(registered)的介面訊號,透過將I/O存入暫存器,SoC團隊就不必擔心IP核心內部邏輯的時序限制。此外,這種作法能輕易的預測時序,並讓SoC研發業者獲得完善的時序限制環境。以上所有效益都讓SoC的研發更為容易。
$ U x% g: G1 ?1 B" _( ~
Y; W1 }, E! s' Y' h 一套從頭開始研發且設計成能重複使用的軟核,本身擁有更多可設定的選項,且在建置上有更高的彈性。這類方案亦有考量須支援多重研發環境。一個設計方案若在設計時沒有納入重複使用的考量因素,就可能較缺乏功能與建置上的彈性。
, h( u, u% u# e: q j, @- k, L# W4 R/ M; ~/ s
■完整系列產品6 D0 Z& e+ E& R; H( ]0 H
1 V2 [0 s4 E8 Y$ y9 A& y5 ~+ O. j
理想IP供應商的另一項特徵就是完整的IP核心系列方案。若您選擇軟核,請確認該公司是否提供完整的軟核方案,以支援未來產品的改良需求。若您選擇硬核,須應確認廠商是否支援所有您正使用的製程技術。/ a! j' c4 H" k
: u* g( J. ?0 S! K7 ~' i
此外,您應確認IP供應商對於未來IP核心有明確的研發方向。廠商是否計畫擴充其軟核方案?廠商對於硬核移植至新世代的製程有何規畫?
) d4 X3 G1 d& S9 P3 k9 J: t
, X1 c' P6 J8 t; Z ■維護與支援 W8 D1 e5 O. z& A+ u
0 b, m- Q- ~( U IP核心亦須注重產品維護與支援的品質。尤其須注意沒有提供專屬支援服務的新公司。即使是歷史較久的企業,亦須投入專屬的資源來支援維護IP核心的機構。以下是檢驗項目的清單:" l+ q4 U, c0 Z$ Y$ ^
, v, w7 S6 o; W; R: `1 w) C
◆廠商是否有明文記載的說明,指引顧客如何獲得專人答覆所面臨的問題
4 R0 C0 N% v0 Y( j, R, V
) [* Z* h, i+ Z9 h) A* k) Q2 o ◆SoC團隊技術支援的收費模式?(您是否有無法獲得支援的危機?)
+ {: m3 G! ?. F" e" g7 u: {( g) c9 ?( S6 \4 O
◆廠商是否坦承透露其設計方案中的錯誤(bug)
e2 {# Y( _: [ q, p }. C; H; a6 u3 ^, {0 V) d
◆廠商發佈新修正方案的頻率% X }7 }$ E4 M/ g2 V" V
) D3 x) G7 O- E8 j& a ◆IP供應商是否會發表維護版本方案,針對IP核心或其支援方案增加新的功能(例如像支援更多的EDA工具)?
/ n( Z8 K% o( x0 i
& m& k5 V3 j" o! J( g$ `* \ ◆當提出支援要求時,廠商會如何回應( f9 |* d. s0 [
' d. w$ P3 X# I9 [# [0 ?: e! v2 g ◆支援是否過於遲緩,問題是否會因而愈來愈嚴重4 a% c6 _6 ^, \4 c/ e
% |3 z' W# L% D7 B# X7 W
◆第一線的支援人員是否有充份的專業知識
) p1 l& a/ U1 E/ G
8 \, x- D8 n6 m& X; v; {2 Z 在許多案例中,支援的品質並未被列為IP核心的採購決策依據。然而,當設計團隊急需協助時,不完善的支援就會成為嚴重的問題。最高品質的支援是專案成功的必要因素。( K; {5 Y/ A' l6 \2 x4 H! Q
6 x$ b; a$ v! U; ?1 |# @3 Z4 k
結論/ O+ _' p5 G4 w$ f0 P: T4 Y
9 O: i+ a' o7 [/ S$ z
IP核心設計是一個全新的領域。許多廠商積極搶攻這個迅速成長的市場。SoC設計業者須小心評估設計方案以及IP供應商,避免落入任何新技術經常遭遇到的陷阱。
, M" |5 d0 z3 H/ a; H; ^
/ a- Y9 b( j q" I5 F# E% W 對於少數正好能符合硬核設計目標的設計而言,運用最佳化的硬核是不錯的選擇。但對於大多數的設計而言,具有高彈性的軟核會是最佳的選擇。) u& R% l5 i1 E/ d1 w9 O; B
% D, C: i4 A5 H+ W6 M/ g2 z$ k% B ◆應用最佳化
# h& h ]$ w5 n: U, p
" V) P j7 t9 T( @! w! T& `( d ◆自行調整編譯時間
7 P5 p# c7 v/ j* _" L; u- G0 p4 O- }& V
◆技術的獨立性
; }5 y" O1 b9 M5 G3 b- R I+ [* F/ v5 B6 q, ^
◆能輕易整合至SoC環境
: n7 G2 L5 h, Z' D' R' W0 m: D
技術文件與技術支援不足的IP核心,亦很難整合至SoC的開發流程中。因此,業者須注意評估IP核心的技術文件與技術支援,確認是否有支援所需的EDA工具以及所有SoC的研發流程。
7 X# Q1 O+ s) j1 ^& t* Y
" n& m' ?/ l }$ H 選擇IP供應商與選擇IP核心一樣重要。專注於開發IP核心是IP供應商的必要條件。此外,SoC團隊須確認未來IP供應商是否能為其產品提供支援以及繼續推出新產品。
2 D: ^. P! l6 D! M ]: [
, \ \: ?+ H1 w3 W 現今的SoC研發業者面臨許多挑戰。運用知名廠商提供的高品質IP核心,讓客戶能輕易克服這些挑戰。: Y- Y! o; G1 Z) n0 @
' `$ ~3 ?& _) [7 V9 m, M" E) y
(本文由MIPS Technologies, Inc.提供)資料來源 : digitimes |
|