CMOS晶體震盪器模擬

jackrabbit

原帖由 monkeybad 於 2007-8-9 10:01 AM 發表
昨天晚上試了一下以前在網路上找到的一個方法
+ l2 L: b/ K! C9 z% t% ^0 y就是在一開始的時候 串聯一個起始電壓源來加速Hspice的模擬
起始電壓源為一個sine波 頻率設為crystal的震盪頻率 然後要加入damping factor 讓起始電壓慢慢衰減到零
2 {0 k* p4 W/ {; f& B" D+ b% v結 ...

小弟最近也在研究crystal oscillator circuit, 這個討論串讓我穫益良多
monkeybad 大的這份附件, 剛好讓我想到一個問題
8 d2 z' n1 @$ I9 u+ f* y' b8 n! J+ D/ B在這篇附件裡 figure 2的模擬結果顯示, Xtalin的振幅會大過Xtalout, 而Xtalin振幅甚至會超出 Vdd&Gnd
我自己在模擬的時候也看到同樣的現象, 但不知如何解釋才正確....
" X+ E. z, d2 yXtalin > Xtalout還可以理解, 畢竟兩端的loading不同
但是Xtalin的振幅是否真的會超出supply rail? 還是只是模擬上是如此?
這個現象讓我聯想到DC-DC converter~ 不知道是否是電感所造成的效果?
查了幾份application note都沒討論晶體兩端振幅的問題, 不知道這個振幅有沒有辦法去計算或調整?
煩請各位前輩指點了, 感謝!!

jackrabbit

回復 47# skyblue
+ F  o" l: _! c1 |& J& s
6 E4 z' T$ D, S" ~4 o: ?9 q個人淺見
首先要先搞懂起振條件的概念, 一個是Barkhousen′s Critera, 是用回授系統的理論解釋
" X& A5 F/ h, ?& @! p' @另外一個是以能量的觀點, 就是ideal LC tank是會一直做能量交換而振盪, 但因為寄生電阻消耗掉能量所以會衰減
因此才會有負電阻的概念出來, 用來抵消掉寄生電阻, 變回原來pure的LC
' D7 q/ Y5 ?* b3 T" n1 v有這個概念後, 對於如何去模擬負阻應該會清楚很多!
crystal 視為LC tank, 把crystal拿掉, 從原本crystal兩端的位置看進去的阻抗, 取 real part 即是我們所在講的負阻
: @  u0 B* Y8 f- [( ]
# r  [6 N9 ]9 b% R* e; i8 r3 D1 `模擬方法: 等效電阻算過吧?! 您提到的極性問題, 我個人會建議直接在Xin/Xout1間跨AC電壓源, 看你正端定義在哪, 取從正端流出的電流值
; S. Z# E! L  b6 s* G9 Q然後 V/I=Z, 再取實部即可
' n& S. `5 v3 ^# R1 m# h9 c雖然說振盪條件是 負阻=寄生Rs, 但建議為了起振, 把它做到至少五倍大比較保險, 這Razavi 教科書還有paper裡都有討論過
, ]# G( b8 K# c4 }( ]- @' j你可以去試著調幾個不同的負阻值看看起振的現象, 挺有趣的~
8 I7 ^. U( u: m9 F/ y* p/ _
" O9 V* ?6 Y+ L  T, P另外, 純屬個人意見, 我不會用外灌電流的方式去模擬, 畢竟實際的電路上並沒有這個電流
我會採用前面有人說過的, 把inverter 兩端initial設等電位(both high or both low) 讓它自己去翻
# h0 ~: Y% ]0 `% ]還有, Hspice 要設 method=trap puretp, 再不行要再加 delmax, 值最好小於1/100 週期 (國外討論區建議的), 用gear 幾乎是不起振....
$ N$ _8 }8 S0 v* G4 w# a; `我用這樣的方法模擬, 不用外灌電流都能起振, 也可以看出負阻大小(或說inverter的gm) 的確會影響是否起振

: J5 Y5 f  ]3 d% I% H, a! P而我不認為改變W/L 會讓負阻變成正值!! 因為那個負號是來自於mos gm的電流方向 -> 做過小信號分析應該知道
您是否把整個電路包含crystal一起去看阻值了??
good luck!!