設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › CMOS晶體震盪器模擬
返回列表 發新帖
樓主: monkeybad
打印 上一主題 下一主題

[問題求助] CMOS晶體震盪器模擬

  [複製鏈接]
gimayon
1#
發表於 2007-10-8 00:29:48 | 顯示全部樓層
實際 IC 確實有振超過 vdd 的案例6 G% k, E6 g6 s+ P
不過通常都伴有 消耗電流 過大的問題# I, z- n, f+ t* U  Y
, X: l3 d$ [% X
嘗試降低 負電阻 試試
回復 支持 反對

使用道具 舉報

gimayon
2#
發表於 2007-10-8 00:33:36 | 顯示全部樓層
實際量測IC 負電阻 ; R8 Q* S0 i8 p
除了 網路分析儀 外# R# K8 o7 {( N- a6 C
還有一個 小方法 能 簡易評估
" h# B- i4 S% ]5 E* |! S% k  K9 V) f7 j: I8 _: z' a/ p
缺錢 賣10代幣吧  有人要買嗎 ?
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 04:51 PM , Processed in 0.098006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表