Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 15311|回復: 22
打印 上一主題 下一主題

[問題求助] PLL output頻率如何才算settle?

[複製鏈接]
1#
發表於 2009-1-5 09:46:44 | 顯示全部樓層
个人的理解是: 任何动态反馈系统都会存在输出波纹的。因为反馈都是滞后的,只有输出偏离理想值后才能反馈才能起作用,因而纠正输出偏离使之往理想值靠拢,从而输出会出现在理想值附近的波动。6 o& f( {; @; D* w
1 C/ P  `  B1 t9 k) k. X# H8 e
小弟没有实际的PLL经验,但是最近调了一个Duty cycle corrector电路,也是反馈问题,我的经验是:如果单位输出偏离所对应的反馈输入越大(对应环路增益大,相位裕度小),则输出的波纹越大,但是锁定时间变短;反之如果单位输出偏离所对应的反馈输入越小,则输出的波纹小,但锁定时间变长;这一点可以对比OP的静态反馈回路来理解。
% N9 }( k' S. B' v! N1 b
4 e7 ]3 P. _# w# J/ N( J据此理解的话,4楼所说的波纹大的问题,是否可以通过减小环路增益来解决,也就是减小PFD到CP输出的增益。( b* B" K- E' l" P

/ C6 q0 d' e; F8 j欢迎指正!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-20 01:53 AM , Processed in 0.095512 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表