|
這次合作結合了台積公司製程技術與Cadence益華電腦類比與RF設計方法 實現成功的RF/SoC設計 4 u: y9 V0 ?, _" I
http://www.cadence.com.tw/post/c ... lists=318&gets=+ @- v. t( g3 b% l$ L* K' S9 x+ h
/ Y6 { f9 W' M
2007年7月4日台灣新竹訊 –全球電子設計創新領導廠商Cadence益華電腦(NASDAQ:CDNS)與台積公司(TSMC) (NYSE:TSM)今天宣佈雙方在奈米無線設計上的技術合作成果:全新的台積公司 65奈米RF製程設計套件(Process Design Kit: PDK)。這個套件提供了無線IC設計工程師,一個與全新Cadence® Virtuoso®客製化設計平台相容,以及可下載RF、類比與混合式訊號(RF與AMS)設計流程的示範套件 (demonstration package)。這套台積公司全新的製程設計套件與Cadence益華電腦最卓越的RF/AMS設計方法,提供客戶必要的設計基礎,並協助客戶使用業界頂尖的製程技術,迅速展開無線晶片系統(SoC)設計。 4 \4 j; f) c9 L1 X. V
' D$ c' R9 m% Z9 `% r台積公司設計服務行銷處副處長吳國雄表示:「這次的合作成果,讓無線晶片設計師現在能夠擁有一套週延、跨平台、前後段緊密結合的設計工具、設計方法與製程技術,針對整合度高的65奈米RF與AMS IC設計,讓更短、可預測的設計週期得以實現。台積公司製程技術與程式資料庫(libraries),結合Cadence益華電腦的設計流程,為無線SoC設計人員提供端對端的完整解決方案。」 % _; v% ^+ ^/ v! N
1 }& Z) ]0 o6 `8 |5 k( G$ n4 v6 P
這套全新的台積公司 65奈米RF 製程設計套件與Cadence RF/AMS設計流程的示範套件均可支援Cadence Virtuoso客製化 IC設計平台。這些示範套件中的電路已經過Cadence AMS Methodology Kit與Cadence RF Design Methodology Kit模擬環境與平台的驗證,並且在65奈米技術上都能夠與台積公司的製程設計套件相容。RF與AMS設計流程示範套件是兩家企業間持續合作的一環,目的是建立與強化週延的設計基礎架構。這次合作的主要目標是支援先進SoC IC設計師,以及使用數位、類比、混合訊號與RF技術的無線與網路連線設備的設計團隊。
3 K6 o# W( \, @: {( _! ]( Y( \$ ]( V9 _" p0 p0 i6 I& d
這個示範套件提供台積公司 65奈米針對RF與AMS block creation的的設計範例、應用手冊與設計方法文件,以及範例電路資料庫 (包括完整的執行方法與流程,涵蓋模擬、設計建立與分析),讓設計師能夠以實際的設計來驗證完整的Virtuoso前後段流程。全新的Virtuoso IC架構65奈米RF 製程設計套件,與台積公司的NexsysSM 65奈米低耗電量標準元件資料庫(standard cell library)均可透過台積公司網站下載。 . U2 Q% w7 h% T1 r0 y
% Y; k* S6 Z: G' S" e t1 E H3 F! \
Cadence 益華電腦Industry Alliances部門團隊協理George Kuo表示:「Cadence益華電腦與台積公司均瞭解65奈米無線IC設計流程示範套件等專案的合作,能夠提供更全面的解決方案,為設計社群提供優勢。這次的成果,讓我們能夠為無線設計師改善先進SoC的設計品質與可預測性。我們期望持續進行這項技術合作,並且強化特殊應用的設計方法。」 ) ?4 {; Q" P X) v9 Y% S) I
, @' S4 x: T, w提供方式
2 H: C3 r& [6 ~" T7 |$ G& M4 l自2007年7月1日開始,設計人員可透過Cadence網站存取示範套件。 |
|