|
Cadence益華電腦低功耗解決方案雀屏中選
% i& X3 s1 ?3 J S8 I" h/ a納入創意電子(Global Unichip)的PowerMagicTM 低功耗設計方法中
$ k- y5 ?: ]8 M+ Z# Q# ^ 創意電子的PowerMagic TM 65奈米設計方法佐以/ h& P. x$ T z5 |8 {" Y; u* o# b
一貫以CPF為基礎的Cadence益華電腦低功耗解決方案 : V+ c8 R! n9 ~7 H. s/ [( `6 W+ e
2009年9月14日 ; 台灣新竹 – 全球電子設計創新領導廠商Cadence益華電腦今天宣布,創意電子(Global Unichip Corporation,GUC)將以CPF為基礎的Cadence低功耗解決方案,整合至其PowerMagicTM設計方法中,協助客戶將複雜的低功耗ASIC設計實現最佳化。 2 W$ \- \- G9 b `4 J! u* W
( _- a) N" H4 }: J4 |; W4 P# L* `
創意電子在PowerMagicTM設計方法,針對ASIC設計驗證與實現,整合Cadence®低功耗解決方案 (包括Cadence Encounter® RTL Compiler、Encounter 數位設計實現系統(EDI)與Encounter Conformal® Low Power),以及其內部自行開發的設計工具,開發出完整一貫流程的低功耗ASIC設計流程,包括先進的動態電壓頻率調整(dynamic voltage frequency scaling,DVFS)技術。而這關鍵技術能夠在同一晶片上實現多重可變電壓(voltages)的電壓區塊(power domain),也能夠在無需顛峰效能時降低電路電壓。
4 n; b3 h/ W$ N/ X0 {8 c* \9 }# U) J( Y, `7 K) ]
4 l+ P5 ?( m' H) v1 x! [/ D- ]創意電子設計服務副總經理謝紀強表示:「經由我們的工程設計人員實際測試及實作,Cadence益華電腦低功耗解決方案足以順利完成65奈米製程、千萬電晶體的低功耗晶片設計最佳化,同時也正確地完成10個以上電壓區塊與50個電壓模式的設計及驗證。」「Cadence益華電腦低功耗解決方案和我們的PowerMagicTM設計方法相輔相乘,完美的整合讓低功耗設計實現與驗證更有效率,並協助ASIC設計工程師解決複雜的低功耗設計議題。」 6 z+ g0 [* X' }( m4 M% U7 v
+ \0 R' Q- E6 e1 Z* V3 W+ b
6 g5 t3 j7 U$ a2 M4 y6 h, u
Cadence益華電腦低功耗解決方案從早期的設計規劃開始,涵蓋前端設計、合成與實體設計實現,提供設計到signoff的完整流程方法;在每個階段都能夠透過功耗估計與分析而實現一致性與收斂。除了設計實現之外,更佐以完整的靜態、動態與正規功耗驗證技術,以達成前後一致
# c8 K+ ] h: e! X6 ^+ Q l6 \7 W(closed-loop)的驗證方法。這個完善整合、高度自動化、具備功耗意識的解決方案,不僅擁有業界頂尖設計服務支援,亦獲得以功耗為焦點的業界聯盟,如業界最大的功耗聯盟(Power Forward Initiative)與Si2低功耗聯盟等的支持。 - A* @$ E4 ^0 ]9 e
, V. l3 ?: o% W. B+ r1 f
2 c4 h$ q) F, F, O- ]
Cadence益華電腦數位設計實現研發資深副總裁徐季平表示:「創意電子在PowerMagicTM方法中納入Cadence益華電腦低功耗解決方案,讓設計團隊實現了絕佳生產力與品質躍升,也協助客戶提供卓越的低功耗設計能力。」「這個最佳拍檔一定能夠為創意電子的客戶創造最高的價值。」
' z( h2 {0 t/ b) T
2 r! @' v* s8 n1 R: d
$ a" E, e6 d, f[ 本帖最後由 heavy91 於 2009-9-14 02:17 PM 編輯 ] |
|