|
(2007/6/22)CEVA推出以數位信號處理器(DSP)核心TeakLite系列為基礎的CEVA-TeakLite-III。9 \& u! j. b9 C5 K
! H8 E& \$ ?5 ?/ |
新一代CEVA-TeakLite-III DSP架構比針對新興消費和無線應用的CEVA-TeakLite核心功能更多,而性能更提升一倍以上。該架構具有原生的32位元處理能力,當中包括32×32 MAC單元,可支援Dolby Digital Plus 7.1、Dolby TrueHD和DTS-HD等先進的音頻標準,可為3G手機、高解析度(HD)音頻、互聯網語音(VoIP)和可攜式音頻設備等要求嚴苛的應用,提供更高的性能和更低的功耗。
' b) x; @, w, }9 P8 r# {# X7 |& v2 P. H0 M- ~: z) E+ Q# q
該架構包含一個10級管線,能讓以65奈米製程(最差條件和製程)製造的核心的工作速度達到425MHz。與CEVA-TeakLite比較,新核心的初步性能評估為高達四倍的基本運算速度,而在最流行的音頻編解碼器上之表現,則要好過兩倍。CEVA-TeakLite-III與CEVA-TeakLite和CEVA-Oak架構完全相容,可以讓使用者充分利用現有的應用以及由CEVA和CEVAnet第三方開發團體所提供的大量軟體安裝基礎。* X1 I# V% X7 i
6 z1 h! G0 H" r; q/ R4 @% Y
新的CEVA-TeakLite-III DSP架構透過2個16位元乘法器、1個內建的維特比(Viterbi)加速器和一組SIMD (單指令多資料) 及並行指令集,3G多模及可攜式音頻應用的功能便得以增強。利用一個10級管線,CEVA-TeakLite-III可於90奈米G製程中以350MHz運行,如在最差情況下,也可於65奈米G製程中達到425MHz。嵌入專利的CEVA-Quark指令集,為獨立式16位元ISA;具有各種不同的配置結構,能為代碼和資料記憶體提供一個4 GB的位址空間,並且帶有一個32位元的整數單元(integer unit),具有位元操作和快速查找表存取能力及分支預測機制,可進一步增強其微控制器的功能集。
; X# K w) F9 u5 f. ]7 S9 |# j# A
6 @. v- q, p( {8 nCEVA首席執行長Gideon Wertheizer 表示:「HD音頻和多模手機等高產量應用設備需要DSP引擎,以便在低功耗和裸晶尺寸最小的情況下提供足夠的性能。今後,新客戶和大量已進行CEVA-TeakLite舊有軟體投資的獲授權廠商都將從CEVA-TeakLite-III的性能和功能中受益,進一步提高其下一代產品的能力和市場覆蓋率。」. f" F; ^ ^! d2 M ]( b$ C
% |9 H- z+ q0 c9 n2 E8 X
CEVA-TeakLite-III透過2個16位元乘法器、1個內建的維特比(Viterbi)加速器和一組單指令多資料(SIMD)及並行指令集,增強3G多模及可攜式音頻應用的功能;CEVA-TeakLite-III是完全可合成的軟體內核,其設計與製程獨立,可以讓獲授權者自行選擇符合所需求的矽面積、功耗和速度,讓基於CEVA-TeakLite-III的設計能夠獲得更好的代碼密度,並且只需更少的記憶體容量、更小的裸晶面積和更低的功耗。. ?1 o5 o7 p9 A& ?; ]) K$ v
& a8 R4 i, S1 }& m/ D" q
CEVA-TeakLite-III瞄準的應用是下一代的Hi-Fi音頻應用,可支援多倍精度點的32位元資料處理功能,並提供擴大的64位元資料記憶體頻寬。利用FFT加速器可進一步提升音頻性能,以及降低功耗。例如,一個7.1通道 Dolby Digital Plus 解碼器只消耗90奈米製程中核心可用MHz的15%,而其前一代產品CEVA-TeakLite則消耗47%。4 N- A6 p" ~4 `+ {9 i- H
! B0 W* a! O5 z% Y
新的CEVA-TeakLite-III DSP架構嵌入CEVA具有專利的CEVA-Quark指令集,這是全面的獨立式16位元ISA,可以讓客戶針對成本敏感的市場開發完整的應用。此外,客戶不需要代碼轉換就可無縫結合CEVA-Quark 指令和先進的指令。這一點讓基於CEVA-TeakLite-III的設計能夠獲得更好的代碼密度,並且只需更少的記憶體容量、更小的裸晶面積和更低的功耗。$ i; g. b. O* ?$ V* T3 ~" h
8 } B# h* z. L由於下一代無線和數位媒體設備需要更大規模的程式、更強的本地幀緩衝器和更高效能的多工處理能力,CEVA-TeakLite-III為代碼和資料記憶體提供一個4 GB的位址空間,全面擴充了其前一代產品的記憶體可定址空間。該核心還帶有一個32位元的整數單元 (integer unit),它具有位元操作和快速查找表 (LUT) 存取能力及分支預測機制,可進進一步增強其微控制器的功能集。CEVA-TeakLite-III是完全可合成的軟體內核,其設計與製程獨立,故可以讓獲授權者自行選擇最符合自己需要的矽面積、功耗和速度。
, O/ h0 J. |% e/ o1 L+ r& g1 ^% g
- v7 a2 t% P V# E; e與所有CEVA的解決方案一樣,CEVA-TeakLite-III也可以提供具有強大開發環境的支援,包括高效能的C/C++ 編譯器、先進的GUI除錯器、內建指令集和週期精確的模擬器、一套完整的二進位工具,以及一個測量性能的分析器。這些開發工具可在Windows、Solaris 和 Linux作業系統的環境下運行,並由世界各地的客戶服務團隊提供支援。CEVA-TeakLite-III 還得到CEVA和CEVAnet第三方開發團體所提供的各種廣泛的演算法和應用之支援。
% R3 r g! v% c, O
$ N$ F* Y8 S4 I: R, ^0 m- M% b# zCEVA-TeakLite-III具有各種不同的配置結構,每一種都是專門針對特定應用和系統架構所量身訂作的。其中,CEVA-TL3210 和 CEVA-TL3214是兩款特別配置的結構,CEVA-TL3210結合緊密耦合記憶體(TCM)和直接映射快取記憶體,利用AHB匯流排協定輕易地進行SoC整合。CEVA-TL3214以基於與TeakLite相容的X/Y資料結構之成本敏感SoC為目標,並將SoC的整合投資減到最少。CEVA-TL3211是以單核心的嵌入式應用為目標新增的配置,包括配備記憶體保護單元和AXI系統介面的先進2級緩衝記憶體子系統。CEVA-TL3210和CEVA-TL3214目前已可授權使用,CEVA-TL3211將於2008年初開始授權。 |
|