Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6434|回復: 6
打印 上一主題 下一主題

Lattice非揮發FPGA系列上市

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-6-21 14:20:20 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
Lattice發表第三代非揮發性XP2現場可編程閘陣列(FPGA)系列產品。該系列將最大邏輯能力倍增到40K個查找表(LUT)、提高效能25%,並增加專用的數位訊號收發器(DSP)區塊,而每一功能價格卻可低達50%。在最佳化1.2伏特處理技術下,靜態功率耗量減少達33%。
. _/ d7 Q  a  i0 b/ f
6 i: Y2 h3 ]0 i, ?. W; R該系列採用與富士通發展九十奈米內建快閃製程設計,為非揮發性FPGA技術,可提供瞬時啟,且強化設計安全、RAM備份及活線更新能力。" U  w9 I" v) P' u% I7 k1 l
+ o* I7 B7 c2 G, e7 N  B
Lattice表示,最新產品在前一代一百三十奈米LatticeXP2TM系列發表後兩年推出,證明該公司致力於非揮發性FPGA方面的研發,已累積逾二十年在非揮發性可編程邏輯元件經驗。新非揮發性FPGA中,可發現各式改善,此是與使用該元件的設計者持續對談的結果。
' k& c3 O% b. v" s' D' t- ~1 H' M6 w8 [. \/ I
系列產品其容量從5K到40K個四輸入查找表,在18K位元雙埠區塊提供內建區塊記憶體最大達885K位元。作為小型記憶體時,LUT可轉成小分散記憶區塊。為支援日益普遍DSP應用,最高十二個sysDSP區塊可提供高效能管道乘法及累加功能。本元件有最多四個相位鎖環(PLLs)可讓設計者校準及綜合他們在設計時所需的時脈。# U3 D9 I0 {" `
# R; j1 _% `. t. y
該系列使用1.2伏特核心電壓來降低電源消耗。此外,線路設計使每一邏輯功能的靜態功率降低約33%,當最大元件密度倍增為40K LUT時,系列靜態功率消耗只增加34%。其系列產品I/O容量由八十六到五百四十個接腳,包括LVCMOS、SSTL、HSTL及LVDS。這些緩衝器透過預製I/O邏輯來支援,可簡化雙倍資料率(DDR)及源同步標準設計。此一結合可提供400Mbbit/s的DDR2記憶體介面、最大達750Mbit/s高效能ADC/DAC、600Mbit/s以上7:1 LVDS顯示介面等。$ w# e9 D+ z0 P( x

$ @' B: k, M+ p2 h9 Q- c' k& L3 g內建在XP2中快閃記憶體區塊係用來儲存元件組態,提供單一晶片解決方案,即flexiFlash架構。當電源啟動或使用者下指令時,存放於快閃記憶體的資料將被轉移到控制元件組態靜態隨機存取記憶體(SRAM)中。這種轉移是採大規模並聯方式進行,使得元件邏輯可在約1mS開始運作,比系統內的其他元件快,也比用PROM從外部啟動的SRAM FPGA快。* F9 @( ^/ q2 r

1 {! J9 m9 R: V利用將組態位元流放在晶片內,該元件較多重元件或多晶模組的解決方案安全,其安全性可用「組態回讀」模式加強。一個六十四位元清除/可編程鎖,可保護不受意外或未授權的元件編程所造成的損害。一個一次編程(OTP)模式提供了對抗未授權編程的終極保護,另有128位元加密標準(AES)可選擇,對傳送進入元件內的編程資料安全加以保護。
8 D: s/ W5 g3 x5 C2 U) n
0 [! v" n* U5 |* kLattice網址:www.latticesemi.com
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2010-5-28 08:25:49 | 只看該作者

恩智浦半導體推出以LatticeECP3 FPGA元件為基礎的CGV高速轉換器展示板

【台北訊,2010年5月27日】 – 恩智浦半導體(NXP Semiconductors) 今天宣佈,其高速資料轉換器產品系列新增兩款低成本與低功耗的展示板。新產品採用萊迪思半導體公司(納斯達克代碼:LSCC;總部位於俄勒岡州) 生產的LatticeECP3(tm)元件。新展示板的設計目的在證明恩智浦CGV轉換器與萊迪思ECP3 FPGA系列產品的互通性。第一款展示板整合恩智浦ADC1413D與萊迪思ECP3元件;第二款展示板則整合恩智浦DAC1408D與萊迪思ECP3元件。恩智浦將在2010年5月25日至27日加州舉行的IEEE微波理論與技術協會(MTT-S)/ 國際微波年會(IMS)上展示DC1413D展示板,展位號碼為3324。
; |$ Z6 Q* g7 z6 P, {
! _3 L  q7 {# `, a' J恩智浦CGV高速資料轉換器是針對JEDEC JESD204A標準串列介面所進行的最佳化設計,不僅大幅減少資料轉換器與VLSI邏輯元件之間的互連訊號數量,並能透過多資料轉換器通道的同步連結來解決複雜的客戶設計問題。
8 m4 ]1 {# X' }+ V  M
: u( h! F+ O0 P$ R# _萊迪思半導體公司歐洲區行銷經理Ron Warner表示:「我們非常高興能與恩智浦合作開發新型展示板,開啟JESD204A標準介面互通性的測試工作。針對JESD204A的開發應用,萊迪思公司為系統設計人員提供成本最低、功耗最小的ECP3 FPGA系列產品。」
& M& q' _. {# i
5 x0 c" }2 F, E& t7 F: g恩智浦半導體高速轉換器事業部資深總監暨產品線經理Maury Wood表示:「我們非常高興透過這兩款新產品來證明恩智浦新型CGV轉換器與萊迪思ECP3 FPGA元件的互連/互通性。無論是從事基地台還是高速儀器/儀錶的設計工程師都可參考此設計,以針對實際需求展開設計工作。」
3#
發表於 2010-5-28 08:26:42 | 只看該作者
新展示板採用USB供電模式。利用單台筆記型電腦和兩個備用USB埠,即可透過LabView或其他訊號分析軟體的運作,達到供電的目的(DAC板的訊號輸出作為ADC板的訊號輸入)。 0 w: y( g3 r9 c- Y; ]' P

# @+ p- c6 O4 R- A7 l/ L% tCGV  (Convertisseur Grande Vitesse) 公司表示恩智浦符合JEDEC JESD204A介面標準的相容與超整合方案,能明顯改善轉換器速率(最高達4.0 Gbps、標準速率為3.125Gbps、增幅達28%)和轉換器傳輸距離(最大100 cm、標準範圍為20 cm、增幅達400%)。增強的CGV功能還包括 DAC1408D系列D/A轉換器的多元件同步(Multi DeviceSynchronization;MDS)。恩智浦提供此一可選功能予LTE MIMO基地台及其他進階的多通道應用。恩智浦的MDS方案最多可對16個DAC資料流程進行同步轉換,並使相位保持一致性。
) \1 O9 O! R3 N( Q
& P* d& k8 q1 t: m; f' tLatticeECP3系列是萊迪思半導體公司所推出第三代具高經濟效益的FPGA,是業界成本最低、功耗最小,支援SERDES介面標準的FPGA元件。LatticeECP3 FPGA系列元件支援多協定3.2G SERDES和XAUI抖動標準、DDR3記憶體介面、功能強大的DSP技術和高密度的on-chip記憶體(高達149K LUT)。所有元件的功耗和價格只有支援SERDES功能的同類型FPGA元件的一半。  1 O# _% |" ]! x6 E
# N. b+ l( n6 y6 c0 ^) D
上市時間+ Y  ~+ t. d( @+ B( y7 ~& F/ T8 T
) {. S  K: E, ^* B( Z
ADC1413D加ECP3展示板可隨時訂購。DAC1408D加ECP3展示板則計畫在2010年9月份上市。
4#
發表於 2010-10-12 19:04:18 | 只看該作者
新的萊迪思「PLATFORM MANAGER」改變了電路板的電源與數位管理
0 U3 S2 e4 i2 V9 \" k-可編程器件減少成本高達50%;縮短數周的設計時間;監控電源精確度為0.7% -
. ]7 r% }! v; a! x0 s+ ]6 p8 l- N1 l" u' y! G8 R3 H* R
【台北訊, 2010年10月12日】萊迪思半導體公司(NASDAQ: LSCC)今天宣佈推出其第三代混合信號器件,Platform Manager™系列。通過整合可編程類比電路和邏輯,以支援許多常見的功能,如電源管理、數位內部處理和粘合邏輯,可編程Platform Manager能夠大大簡化電路板管理的設計。透過整合這些支持的功能,與傳統方法相比,Platform Manager器件不僅可以降低這些功能的成本,而且還可以提高系統的可靠性,並提供很高的設計靈活性,大幅度地減少了電路板重工的風險。) y5 i5 Y6 P8 T4 r5 r0 Z$ ~

2 U5 o+ D2 m+ @8 U# H4 @% u& B5 \7 z「萊迪思首次用Power Manager II產品改變電路板的電源管理設計,由於在成本、可靠性、設計週期時間方面的改進,使它廣泛的被不同系統採用」,低密度及混合信號解決方案的行銷總監Gordon Hands表示。 「我們預期用戶會迅速採用新的Platform Manager產品,因為它們更多的功能會帶來更多的好處。」! p$ J% d/ L  ?/ A! k+ }& q
2 i- {/ q% D, b7 H
Platform Manager器件預計將會得到廣泛的應用,電路板管理功能的複雜性可以受益於它們提供的集成功能。典型的應用包括無線基礎設施、網路核心設備、伺服器、資料儲存和高端工業儀器儀錶。
5#
發表於 2010-10-12 19:04:41 | 只看該作者
關於Platform Manager系列
6 S* R2 c# Y' g% J% s6 z9 c0 Q/ t6 i- I# S
Platform Manager產品系列包括兩款器件,LPTM10 - 1247和LPTM10 - 12107。LPTM10 – 1247器件可以監控12個電壓幅度,並支援47個數位I/O,而LPTM10 – 12107可以監控多達12個電壓幅度,並支援107個數字I / O。從功能上看,這些器件包括電源管理部分和數位電路管理部分。電源管理部分包括可編程的閥值、精確度為0.7%的精確差分輸入比較塊、48個巨集單元CPLD、可編程的硬體計時器、一個10位元類比數位轉換器和一個用於電源的微調和裕度的微調塊。數位電路管理部分包括一個640 LUT的FPGA和可編程邏輯介面I/O。1 J6 q( r! N3 r3 n. f
. {% L: E4 R+ W5 v
用Platform Manager器件改變電路板管理設計" v! I* H/ C! ]$ B: \, V
4 [* _& K/ c0 }6 K5 W3 r
現代電路板使用許多器件,如CPU、FPGA和ASIC來執行主要的處理功能。這些主要的功能器件需要多個安裝在電路板上的電源,需要以一個特定的時序開啟和關閉,監測故障並對電壓的精度進行微調。此外,輸入至電路板的功率往往需要備援電源管理、以及插入電路板,熱插拔功能。控制各種電源幅度的所有功能統稱電源管理。在電源上電之後,系統需要數位支援功能,如重置分配、為FPGA和ASSP啟動配置控制、針對微控制器的看門狗計時器和系統匯流排界面。這些數位支援功能統稱數位管理。電源和數位管理一起通常被稱為電路板或平臺管理。萊迪思的新Platform Manager系列提供一個單晶片解決方案,集成了所有這些電源和數位化管理功能。) Q3 |' k' C9 J( G

0 z+ ^' w5 f  z; p" ?- F: m' @; `* Y可編程Platform Manager器件整合了電源管理和數位管理功能,減少了電路板的元件數量,節省了時間和電路板的面積,降低了設計風險。對於電源管理而言,傳統的設計方法需要一些獨特的單功能IC,對複雜的設計需要劃分成用多個可編程器件支援數位功能,這些都可用單晶片Platform Manager器件所取代。可以預見,在許多情況下,Platform Manager器件可以減少元件材料成本的50%。
6#
發表於 2010-10-12 19:04:46 | 只看該作者
當正確實施電源管理,電路板電源管理可以大大提高系統的可靠性,損壞部件和系統的記憶體損壞也是可以避免的,因為當在電源異常或故障情況下,正常的工作是無法進行的。對於傳統的電源管理方法,設計者往往減少被監測電源的數量,降低對出錯的反應速度和監測精度以滿足成本目標,但是影響了電路板的可靠性。Platform Manager避免了對低成本的妥協,能夠以0.7%的精確度監測12個電壓幅度,對電源故障的反映 < 65uS。; X5 g; K% M) |  Z& E1 u/ d

) X7 s. k4 }; a! G此外,與傳統的設計方法相比,Platform Manager器件提供了幾個好處,如更大的靈活性、板上可重複編程和基於軟體的設計和仿真。在這些情況下,這些好處有助於避免電路板的重工,專案進度可以縮短幾周,甚至幾個月的時間。6 D+ T) z2 s. m6 W" D

' E9 [' f5 \: M' h1 f設計軟體支援1 j* `* M8 r; b; K
: o/ n. B$ Z8 @) H: v, Q
PAC - Designer ® 6.0和ispLEVER® 8.1 SP1 的Starter版本設計軟體工具將支援Platform Manager。這些軟體都是免費的。有關如何獲取軟體的資訊請造訪 www.latticesemi.com/ptm
4 G& p; w$ k4 T9 x( D, C3 l# r( E  z/ }
為了使用Platform Manager加快設計時間,萊迪思將提供4個免費的參考設計和3個免費的IP核以實現一些常用功能,諸如故障記錄到非易失性記憶體、閉環裕度和介面至I2C或SPI匯流排master。有關參考設計和IP核的詳細資訊可以直接從萊迪思網上下載www.latticesemi.com/ip# b( F  Y5 V5 i' i9 W

2 w  g4 `+ Y. [! [4 U此外,Platform Manager設計開發套件配有一塊評估板,以及完整的演示代碼和文檔,售價為109美元。此電路板可讓用戶用5分鐘瞭解硬體,並重新編譯所提供的源代碼,用30分鐘得到良好開端。欲瞭解更多詳情和購買資訊,請造訪:www.latticesemi.com/ptmdevkit
7 j# r  S( |8 _3 u- Z( G1 L; F7 y, m& z/ t' w: q
定價和供貨情況. X; ^6 n% k. T3 m

& Q( z4 [1 ]1 P' W新的Platform Manager能夠在商業和工業溫度範圍內工作,而且有環保的無鉛/無鹵素封裝。對128引腳TQFP封裝的LPTM10 – 1247器件,大批量的售價為每片3.75美元。現可獲取樣品。
7#
發表於 2012-5-9 16:08:44 | 只看該作者
萊迪思宣佈量產iCE40 LOS ANGELES LP系列和HX系列mobileFPGA套件
8 u* g( X8 r9 B' e. ^兩款新的39美金iCEblink40開發套件 實現符合量產標準、非揮發性40nm可程式設計技術
$ c' U; g1 Z+ T( v4 O! B, p" i/ c( u
9 B$ K! g5 U4 q# Z# k5 f1 A【台北訊,2012年5月9日】-萊迪思半導體公司(NASDAQ: LSCC)今日推出8款已經完全符合量產標準的iCE40™ Los Angeles mobileFPGA™系列套件,並開始批量生產。iCE40低功耗LP系列的LP640、LP1K、LP4K和LP8K套件,以及更高性能的iCE40 HX系列HX640、HX1K、HX4K和HX8K套件,都已經開始量產,並擁有17種不同的組件/封裝組合。3 R  K: D6 ]2 b
, U7 R& o0 g. h2 m/ h% m/ [
iCE40 mobileFPGA套件使用非揮發性40nm技術,沿襲了已經被大量商業消費類電子OEM廠商廣泛採用的65nm iCE65™系列特性,其靈活性、低功耗、低成本和小型封裝的優勢,有助於在不斷縮短的開發週期內,迅速開發出新款創新的電子消費類產品。
1 _! m+ T$ j5 @! |5 \& w- \! C
9 T) s5 _% I% R# [2 m- [; U* c9 s萊迪思公司副總裁和消費部門總經理Kapil Shankar指出,「我們非常高興能夠到達這個量產的里程碑,這些非揮發性的40nm套件已經迅速地被我們客戶採用。我們預計本季累積出貨量將超過一百萬片。」
, I; p: Y' x/ N3 V& v/ s$ `, c# _
9 s. }. }( }, k( d+ I7 f透過兩款新iCEblink™開發套件的使用,工程師們可以很方便地評估和採用非揮發性iCE40技術。iCEblink40-HX(更高能)開發套件帶有一片iCE40HX1K-VQ100組件,iCEblink40-LP(低功耗)開發套件帶有一片iCE40LP1K-QN84組件。這兩款套件都提供了1280個邏輯查閱資料表、64Kbit單晶片內建記憶體以及67個用戶I/O。採用USB介面連接的iCEblink40開發套件包括的功能有:1Mbit SPI快閃記憶體、電容式觸摸按鈕、LED以及讓所有使用者存取的I/O。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 05:41 AM , Processed in 0.139017 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表