Synopsys針對台積電設計參考流程8.0版及45奈米製程技術

chip123

全球半導體設計領導廠商新思科技(Synopsys)日前宣布，SoC設計服務的領導廠商創意電子(GUC)已採用Synopsys的測試 (test) 解決方案，有效提升系統單晶片(SoC)的測試品質(test quality)。
3 j5 o& C( V7 n) F/ L
由於DFT MAX可自動產生晶片上(on-chip)的scan compression circuits，進而大幅減少數位設計(digital designs)測試時所需的資料與時間，所以在經過一番完整的評估之後，創意電子決定採用DFT MAX解決方案，而這項設計工具也順利地整合進該公司現有的設計流程中(design flows)。

創意電子設計服務處資深處長林景源表示，當設計愈來愈複雜，製程也已逐漸進入90奈米/65奈米先進技術，delay testing就成為必要的步驟，以便加強test coverage，在採用TetraMAX at-speed測試解決方案之後，有很多個設計專案都獲得測試品質的提升。

% F/ C+ G% E# Z2 H( ^5 V% {林處長指出，在採用DFT MAX scan compression 解決方案之後，有數項設計的test data volume減少達90%以上，且其compressed patterns後來也成功地應用於tester上面，並得以驗證正在進行中的矽晶設計工作，配置時對進行中的工作時程的影響也很小。

此外，DFT MAX的gates-only implementation對於設計的面積(area)影響也最小，因為它不是採用一系列複雜的state machine來進行compression/decompression的工作，而是以優異的scan architecture來傳遞設計過程中的測試邏輯(test logic)，因此有效地減少了wire routing congestion，降低矽晶面積的使用與其相關的成本。

chip123

積電推Foundry 2.0 晶圓代工走入歷史？
! b7 V- E$ K6 @DIGITIMES/ 宋丁儀       2008/04/21  

隨著進入先進製程技術，台積電在晶圓代工領域市場佔有率愈來愈高，未來台積電更將扮演「贏者全拿」角色，主宰晶圓代工標準與技術平台制訂，據了解，台積電內部正積極研擬全新平台，未來可望取代傳統「晶圓代工」，外界已將它形容為「Foundry 2.0」！未來台積電可望透過此平台，將其技術廣泛與同業合作並在競爭中獨占鰲頭，成為Foundry界制定標準的英特爾(Intel)！
/ D7 j$ r. w* S4 T
Foundry(晶圓代工或晶圓專工)一詞已風行數10年，造就無數無晶圓廠IC設計公司崛起與茁壯，過去這樣的營運模式也被台積電董事長張忠謀稱為「營運模式上的創新」(business model innovation)，對於整個以整合晶圓廠(IDM)為主的半導體產業結構，具有重大轉型意義。此種創新模式如今即將走入歷史？台積電擬創發Foundry 2.0，將重新賦予Foundry全新的詮釋與意義，唯台積電尚未正式對外宣布證實...