|
不知道在這裡問對不對,請問一下,下面這個 書上的 "hello verilog" 例子在modelsim環境下怎麼下command才能link 並且可以產生結果呢
9 W# i- L4 ^- f4 z. x
! b5 L o/ g0 w! X6 S- B看usermannual 的語法說明不太了解 不知道哪位大大可以告知一下呢 先謝謝各位了
$ H( q4 A" O7 e, k' W" h5 F h
* M4 L2 a' r" `% j! W************************************************************
. G2 |3 n0 r' k4 n; R( o1 U# v/ a#include "veriuser.h" /*include the file provided in the release dir */8 {) p! X/ P) c; D9 f
/ I8 X. Y( I1 M1 x6 }& w2 x
int hello_verilog(), Z3 t. G# h6 `. \( y
{
/ \; Z' y+ w$ r T io_printf("Hello Verilog World\n";6 w8 U: j0 W1 F. g" s
}
) a+ }3 y$ B7 l, N0 d9 I*************************************************************
7 z* D& ^9 J( i" d8 R& g
( j. M: x% t5 g) Y+ \# a& s+ o8 J3 c
6 J5 L; `0 G1 ~! ?( G) h, u7 X4 y$ ~( w- _
; E3 ]! T# @1 j- J1 z***************************************************************
$ |" F6 I9 V4 c: s7 xmodule hello_top;9 K0 ]7 J* B" M3 h$ x9 v6 h+ s# x$ o
# z1 u( i! ]3 Y. N
initial
, t2 b( e' A6 u7 w/ r+ R E6 F $hello_verilog; //Invoke the user defined task $hello_verilog( U* H( l; o8 I$ @5 A
8 C' ~/ O4 {2 ^4 c" L, A# q
endmodule
9 K0 E0 v. N/ \' K h6 q***************************************************************** |
|