|
創意電子使用新思科技Galaxy 實作方法論,克服了為達到上述工作頻率與功耗水準所衍生的設計挑戰,其中包括:
' Y+ o: x( e6 l* k E
" j' z/ \6 x, G0 c• 高效能設計深受記憶體擺設位置的影響,常使得記憶體與處理器之間所需的資料存取時間很難達到預期頻率
, g$ F, x. M# @9 Q- x& Y; ]• 為達到較佳頻率與可繞線度(routability),使用暫存器庫(register bank)時必須仰賴結構性置放技術的支援
) v8 z- A! B0 `$ t/ Q2 G! g• 當晶片使用率超過80%時,必須從一開始就考量時序(timing)與繞線壅塞(congestion),並整合設計綜合(synthesis)到佈局與佈線(place and route)所有步驟
' Q& d& m4 x: v( ]& o* g• 時脈偏離(skew)與延遲(latency)仰賴良好的時脈分配網絡
6 p2 T/ x9 ?; c, f1 s* g @4 y% l4 G, V2 X
創意電子的Galaxy 實作流程重點包括:
3 K$ G! s# t2 y) {, a' S
5 G. y0 ^8 i i• 透過 Design Compiler 拓樸繪圖技術為IC Compiler 實體實作(physical implementation)創造較佳的初始網表(netlist)# F; b: e0 I+ f1 C K, t2 y
• 利用 IC Compiler 之邏輯閘放置設計規劃技術及實體資料路徑技術,達成最佳的暫存器庫置放
) `5 Z3 M. d* [% T• 使用 PrimeTime®達成實作與靜態時序分析 (static timing analysis)間的緊密關聯性,以達到高效能、低功耗及符合預期的結果+ N) L5 U& n- i9 ^
0 k( t+ [' i: [% G5 p
新思科技設計實作事業群資深副總裁暨總經理Antun Domic 表示:「就高效能處理器設計而言,新思科技的IC Compiler 是業界廣為認可的使用工具。我們持續不斷的精進優化以提供高工作頻率、同時消耗最低功耗的技術。此次與創意電子的合作,在投片過程中成功地達到超過1 GHz 頻率的效能,顯見我們的技術帶來致勝的結果。」 |
|