瑞昱採用新思科技Design Compiler解決方案

heavy91

' E" Z# v- h9 g# Q9 Q% V
MIPI CSI-2乃當前手機製造商、相機感應器製造商及影像處理器供應商所共同使用的規格，它提供相機感應器與應用程式處理器之間一個具有效率性、低功耗及低腳位數的介面。為了滿足從經濟型低階相機到上百萬畫素高規格相機等不同的相機感應器需求，DesignWare CSI-2主機控制器可配置從一到四個資訊道，而總處理率(throughput)可達4 Gbps。用於輔助CSI-2主機控制器，DesignWare MIPI D-PHY是一個完全整合的硬核(hard macro)被當作單向或是雙向實體層使用。極佳化的單向組態(unidirectional configuration)用以實現極小型且低功耗的CSI-2主機應用程式的實作(implementation); 雙向組態(bi-directional configuration)則能讓單一實體層支援多種MIPI介面，而大量簡化用以執行多種如CSI-2、DSI 及 UniPro等MIPI介面的設計開發。而提供每個資訊道傳輸速度達1 Gbps的DesignWare MIPI D-PHY，符合當今高階相機及顯示器週邊應用對頻寬的要求，且經矽晶驗證，可應用於65奈米及40奈米製程節點(node)。
; W; Q! G. u1 _) A& r
行動產業處理器界面聯盟主席Joel Huloux表示:「我們看到市場上對行動產業處理器界面(MIPI)標準的大量採行，新思科技身為IP領導廠商的地位，可有效協助MIPI整體產業的發展，及加速業界對MIPI的採用。」

& t4 T* d/ ^4 }) J  H* W1 L2 ]新思科技解決方案事業群(Solutions Group)行銷副總裁John Koeter表示:「MIPI已經成為行動終端應用之間晶片對晶片(chip-to-chip)介面的產業標準。有了通過矽晶驗證的CSI-2、DigRF 及 D-PHY加入DesignWare IP解決方案組合中，設計人員便能透過值得信賴的單一廠商協助，有效降低設計風險，成功開發具備MIPI介面的行動設計。」

heavy91

MIPI DigRF v3是低功耗、低腳位數(pin-count)的介面，可以簡化射頻收發器晶片(RF transceiver IC)和基頻晶片(BBIC) 之間的整合及互通性。其六腳位的數位傳輸(digital interconnect)可減少系統成本，並降低雙模(dual -mode)及單模(single-mode) 3GPP 2.5/3G行動終端(mobile terminal)的電磁波干擾(Electromagnetic Interference，EMI)。經矽晶驗證的DesignWare 3G DigRF IP解決方案由控制器、雙模實體層(dual-mode PHY)及驗證環境所組成，不但符合最新標準規格，也易於數位基頻及射頻晶片的MIPI DigRF v3標準的整合。實體層包含類比鎖相迴路 (analog phase-locked loop，PLL)，被開發用來當作hard IP block，以確保嚴格時序(timing)需求協定的高速時脈(high-speed clock)及訊號的完整性。這項可用於先進65及40奈米製程技術的高品質解決方案，已被用於多項基頻及射頻晶片的設計中。
7 g5 e+ @) {' q+ |# a) B


專用積體電路 (ASIC) 設計和半導體製造公司 Open-Silicon, Inc.營運長Shri Gokhale表示：「我們是一家和眾多晶圓廠都有合作的ASIC解決方案領導廠商，如何取得高品質IP是我們成功的關鍵之一。而新思科技DesignWare 3G DigRF IP讓我們能夠發揮核心能力，協助我們生產符合主要射頻晶片市場需求的產品。身為新思科技IP OEM合作夥伴計畫的新成員之一，我們的工程師和新思科技IP工程團隊緊密合作，也讓我們的客戶能感受到高品質的IP整合經驗，成功地服務客戶。」

heavy91

新思科技發表最新MIPI IP解決方案 通過矽晶驗證之3G DigRF、CSI-2控制器及D-PHY等功能 有效加速行動裝置(devices)的開發
4 F  t! @9 h4 `- N; v  S
(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)最近宣布，於其IP系列產品中新増通過矽晶驗證(silicon-proven)之DesignWare® MIPI IP解決方案，可協助設計人員在進行基頻晶片(baseband IC)及應用程式處理器(application processor)設計時，快速地將高品質的行動產業處理器介面(MIPI, Mobile Industry Processor Interface) 整合至複雜的系統單晶片(SoC)中，並有效降低設計風險。
9 j+ S1 [7 T$ o. l+ P" f1 B
4 M3 U4 f% ~! {行動產業處理器界面聯盟(Mobile Industry Processor Interface Alliance)訂定有行動基頻處理器(baseband processor)、射頻積體電路(RF integrated circuits)與智慧型手機，和多媒體行動裝置週邊元件之間的相關標準硬體介面，而晶片系統設計廠商採用相關標準以提升其下個世代產品的互通性(interoperability)及降低系統成本。新思科技擁有超過10年以上提供高速介面元件(high-speed interface)的專業經驗，透過此項解決方案中之DigRF、CSI-2 及D-PHY等，設計人員可以藉由單一的協力廠商，成功開發具備MIPI介面的創新行動設計。

tk02376

DesignWare HDMI IP解決方案包含完整的IP套件(IP deliverables)，例如系統開發的基本軟體驅動程式，可協助設計人員迅速地將複雜介面嵌入至新世代多媒體系統單晶片(SoC)中，其他的套件內容尚包括:
. o6 p7 \# B6 ?! s
•符合HDMI和HDCP規格: 通過恩智浦半導體（NXP） HDMI 授權測試中心認證並成功通過HDCP插拔測試大會（HDCP plugfest）的互通性(interoperability)測驗。
  {/ b. T2 f  _6 d. M•優級類比前端（analog front end）支援長達20呎高速（category 2）HDMI線，同時維持高效能。
  f" j4 x" S, B# U•可組態暫存器傳輸級(configurable RTL)中的數位控制器，可讓設計人員透過選擇其所需的功能便，可達到閘數(gate count)及功耗(power consumption)的最佳化。
  [! |5 v1 i8 d6 @•實體層(PHY)提供較低的功耗及較小的矽晶格面積(die area)。
+ w* _7 }0 ?5 D, z•其他功能選擇如HDCP加密引擎(encryption engine)、音框、音頻DMA引擎(audio DMA engine)及系統匯流排介面(system-bus interfaces)，可協助降低整合時間。
) t1 W/ Q1 D; t5 Z& ?& W•系統認證則是根據新思Confirma TM HAPS-51快速原型設計平台(rapid prototyping platform)。
. N% x8 l1 f' X3 L- I
新思科技解決方案事業部(Solutions Group)行銷副總裁John Koeter表示：「HDMI發展快速且將持續為家庭劇院系統及其他可攜式多媒體裝置的發展帶來重大變革，而新思科技所推出的DesignWare HDMI IP解決方案已經為全球主要OEM廠商、半導體公司、整合元件製造商 (IDM)及晶圓廠所採用。DesignWare HDMI 1.4數位控制器與PHY IP解決方案能進一步協助SoC設計人員及系統整合人員，降低設計風險，加速產品的上市時程。」

tk02376

新思科技推出應用於40奈米製程之DesignWare HDMI 1.4 傳輸/接收控制器及PHY IP解決方案
1 @% C; u6 A; _具支援HDMI乙太網路音訊回傳通道、3D格式、即時內容訊號、4K x 2K解析度模式、傳輸頻寬可達10.2 Gbps等功能

6 b+ x! k. d2 I; A, E' Q (台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)推出高品質且符合業界標準規格之DesignWare®高畫質多媒體傳輸介面1.4版(HDMI 1.4)傳輸(Tx)/接收(Rx)數位控制器以及PHY IP解決方案，可應用於40奈米製程技術。DesignWare HDMI IP產品支援包含HDMI乙太網路音訊回傳通道(HEAC)、3D格式、即時內容訊號(real-time content signaling)、4K x 2K解析度以及10.2 Gbps傳輸頻寬(aggregate bandwidth)等新功能，能協助設計人員以較低的風險及較短的產品上市時程，迅速將個別功能整合至數位電視(DTV)或是家庭劇院等產品應用中。
6 T( K2 {! o- H
在將網路功能納入新世代家庭娛樂裝置的設計過程中，設計工程師可以利用DesignWare HDMI 1.4解決方案的HEAC功能，透過單一HDMI傳輸線啟動乙太網路和音框(audio frames)的轉換，簡化具有網路功能的數位家庭裝置之間的連結性。DesignWare HDMI 1.4產品也具備支援裝置製造商強化其產品視覺體驗的3D格式技術，例如同時傳輸左右影像的full side-by-side和half side-by-side、以及按次序傳輸的frame alternative。而即時內容訊號功能讓電視機自動將畫面最佳化。此外，此解決方案支援4K x 2K解析度，可提供優於1080p解析度四倍的高畫質，相當於最新數位相機的解析度。

IC設計商DisplayLink Inc.工程副總裁Jonathan Jeacocke表示：「DisplayLink持續利用最先進的創新技術，以便能夠開發領先業界的網路顯示器產品。而當我們計畫將HDMI IP建置於系統單晶片(SoC)時，我們選擇新思科技通過矽晶驗證(silicon-proven) 的IP解決方案。我們知道新思科技是一家值得信賴的IP廠商，它不但能提供我們高品質的產品，也能即時提供專業的技術支援。」

jiming

新思科技解決方案事業群(Solutions Group)行銷副總裁John Koeter表示: 「作為類比IP的領導廠商，新思科技將透過具彈性且高品質的音訊IP解決方案來協助各種不同的需求，以及提供與分立原件(discrete component)相似的效能水準，以持續擴展新思在矽晶驗證(silicon-proven) DesignWare IP的解決方案組合。而新思科技高品質的DesignWare® 音訊 IP解決方案，已獲20種不同製程技術實證且應用於超過1億件裝置中，能協助IC設計者降低整合風險、並滿足各種音訊SoC設計對於效能、功率(power)及面積(area)方面的需求。」
( d# {% T+ V4 s3 f$ P1 |, c
關於DesignWare IP
- ^5 V% h$ _# \# S$ |* g
( A" o) E1 X: ?新思科技乃一針對系統晶片設計提供高品質及矽晶驗證(silicon-proven)介面與類比IP解決方案的領導廠商。IP解決方案的組成元件包含控制器(controller)、實體層(PHY)以及針對時下廣泛運用的通訊協定如USB、PCI Express、DDR、SATA、HDMI、MIPI 和乙太網路的驗證(verification)IP，而新思科技廣泛的IP解決方案組合可提供完整的連結性。該類比IP解決方案系列包含: 類比對數位轉換器(analog-to-digital converter)、數位對類比轉換器(digital-to-analog converter)、音訊編解碼(audio codec)、音訊類比前端(video analog front end)及觸控面板控制器(touch screen controller)等。此外，新思科技提供SystemC轉換層級模型(transaction-level model)為快速及矽前製程(pre-silicon)的軟體開發建構虛擬平台。藉由強力的IP開發方法論、以及在品質上的密集投資和全面性的技術支援，新思科技協助設計者加速上市時程及降低整合風險。與獲取更多DesignWare IP相關訊息，請參考下列網站: http://www.synopsys.com/designware; 或可上Twitter: http://twitter.com/designware_ip追蹤相關資訊。

jiming

Synopsys的DesignWare音訊編解碼IP解決方案已應用於超過1億件裝置中

(台北訊) 全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)最近發表其第40項音訊編解碼(audio codec)IP技術，以及已應用於中芯國際 (SMIC) 65奈米製程的DesignWare® 96 dB Hi-Fi 音訊 IP。Synopsys在音訊IP的研發經驗超過12年，可提供IC設計業者支援多達20種不同製程節點(process node)的高品質音訊IP解決方案，不但能滿足180奈米到65奈米等不同製程的需求，且擁有從80 dB 到 103 dB的效能水準。這套獲多國技術支援專家背書，且已應用於超過1億件裝置的矽晶驗證(silicon-proven)音訊IP組合解決方案，可協助IC設計者在SoC設計上降低整合風險、加速上市時程，並達成一次就完成矽晶設計(first-pass silicon success)的目標。

中芯國際設計服務中心副總裁Max Liu表示: 「在SMIC製程技術的開發上，我們一直都有採用新思科技的DesignWare 混合訊號IP，而雙方也維持長期的合作關係。將Synopsys的DesignWare 音訊編解碼技術應用於中芯國際65 LL製程中，讓我們得以協助雙方共同的客戶，將關鍵的音訊功能整合於其SoC的設計中，並得以快速進入量產(volume production)。」

3 M- |8 e7 x2 ^7 f/ q3 fDesignWare 音訊 IP解決方案為音訊記錄(audio record)及錄放頻道(playback channel)提供全面性的功能組合。記錄頻道的功能包含類比對數位轉換器(analog-to-digital converter，ADC)、音量控制(volume control)、頻道瀘波器(channel filter)、麥克風偏置(microphone biasing)及麥克風揚聲器(microphone amplifier); 而錄放頻道(playback channel)則包含數位對類比轉換器(digital-to-analog converter，DAC)、頻道瀘波器、頻道混合器(channel mixer)、音量控制以及線性驅動器(line-driver)、耳機驅動器(headset driver)及揚聲器驅動器(loud speaker driver)等功能。這些功能能讓IC設計者為那些對於價格及性能較敏感的消費者提供最佳的電子產品音響效果。透過這套能提供高產能率且功能強大之音訊編解碼解決方案，可大量簡化將音訊IP整合進嵌入式設計(embedded designs)所需花費的努力。

tk02376

(台北訊)   全球半導體設計、驗證、製造軟體暨IP領導廠商新思科技(Synopsys)近日宣布，已與提供通訊網路、電腦週邊及多媒體應用之IC產品領導廠商瑞昱半導體(Realtek Semiconductor Corp) 簽署更緊密的合作協議，並選擇新思科技為瑞昱半導體的首要策略夥伴(Primary EDA Partner)。根據這項新的長期合作協議，瑞昱將針對新思所提供的 Galaxy™實作平台(Galaxy™ Implementation)、 Discovery® 驗證平台(Discovery® Verification)、Confirma™快速原型建造平台(Confirma™ Rapid Prototyping Platforms)，以及DesignWare® IP解決方案和設計諮詢等多項服務，擴大其採用範圍。

瑞昱半導體總經理邱順建指出，在規劃晶片設計流程的過程中，我們不會只考量設計工具本身而已，而是會選擇一家和我們一樣、能夠創造差異化系統晶片(differentiated system-on-chip )解決方案的公司，而這也是我們之所以選擇新思科技作為首要策略夥伴的原因。他表示: 「經過與新思科技多年的合作以及廣泛採用該公司所提供的技術，我們得以透過更符合成本效益(cost-efficient)的方式，成功設計出具備高效能(high performance)及節能(energy-efficient)的產品。展望未來，我們將持續善加利用新思科技的領先技術及全球性的支援服務，以促進我們設計效率的提升與加速新產品的開發。」
! k9 B9 t( u- \8 f0 ]
新思科技總裁暨營運長陳志寬表示: 「創新的晶片級(chip-level)解決方案的研發及問世，需仰賴多重設計領域(multiple design domains)的專業以及對整體系統(entire system)的了解，而瑞昱半導體無疑是業界中能夠達到上述要求的佼佼者。我們很高興新思科技所提供的各項解決方案，能協助瑞昱半導體不論是在晶片級(chip-level)或系統級(system level)的數位設計(digital design)、類比設計(analog)以及RF射頻設計(RF design)等核心能力上，都能夠有所臻進，同時也相信我們這些先進的技術，是鞏固雙方合作關係的基石。」

chip123

Aart de Geus博士積極參與和半導體產業相關的組織，例如擔任矽谷領導團體(Silicon Valley Leadership Group)的董事長、以及身為TechNet、全球半導體聯盟(GSA)及電子設計自動化聯盟(Electronic Design Automation Consortium ，EDAC))等機構的會員。另外，他也熱心投入下一代的科技教育，於1999年創設新思科技拓展基金會(Synopsys Outreach Foundation)，在矽谷推廣科學及數學計算的學習專案。
" V) N; u7 _4 c+ E  H2 I2 ]6 T
全球半導體聯盟主席Jodi Shelton表示:「我們董事會成員推選Aart de Geus博士作為2009年度張忠謀模範領袖獎授獎人，我們很興奮能夠頒發這份獎項表揚他非凡的企業願景及產業領導能力。我們肯定他在其早期職場生涯，便致力於推動EDA工具整合以促使整體產業前進。他是一個兼具科技與智慧的創造者，當整體產業面臨極具挑戰的時期，他總是努力不懈地朝著產業所需的概念與方向前進。我們已迫不及待在年度頒獎晚宴上彰顯Aart de Geus博士的成就。」

chip123

Aart de Geus博士表示，獲頒GSA第十屆張忠謀領袖獎項實屬殊榮，因為EDA與半導體製造(manufacturing)是確保雙方共同客戶(即IC設計業者)成功的重要支柱，而這些客戶絕大多數是GSA的成員。他強調: 「如同我們累積的專業技術需仰賴其他人協力的創新與執行，我深知個人的專業歷程乃植基於半導體產業先鋒及新思科技全體同仁的才幹及努力之上。我很榮幸能得到這個獎項，而對於能夠在這個令人振奮的產業裡工作並擁有這麼多的機會，我心存感念。」
; P' J# f* Z/ Q5 m8 K% U, a0 g
/ O( Y5 j1 v$ T7 g4 x自1986年共同創立新思科技以來，Aart de Geus博士帶領新思科技從一家專精於電路合成(synthesis)的公司，成長為電子設計自動化(EDA)的全球領導廠商。而由於身為邏輯模擬(logic simulation)及邏輯合成(logic synthesis)的專家，Aart de Geus博士於1999年獲選為美國電子工程學會會員(Institute of Electrical and Electronics Engineers ，IEEE)。
# b& a* r  `. C4 j/ K7 n3 V, e! a
Aart de Geus博士在半導體產業的成就為他贏得許多榮耀，其中包括獲頒2001年IEEE電路系統產業領導獎(IEEE Circuits and Systems Society Industrial Pioneer Award)、2007年IEEE羅柏諾伊斯獎章(IEEE Robert N. Noyce Medal)及2008年EDAC/CEDA考夫曼獎(EDAC/CEDA Kaufman award)，並於2002年被美國電子商業雜誌(Electronic Business magazine)評選為年度最佳CEO、以及於2004年被安永公司(Ernst & Young)評為北加州年度最佳IT企業家。此外，Aart de Geus博士於2005年11月被美國電子商業雜誌列為十大最具影響力領袖之一、於2007年11月獲矽谷領導集團(Silicon Valley Leadership Group ，SVLG)授予「矽谷之光終生成就獎(Spirit of the Valley Lifetime Achievement Award) 」，並於2008年10月獲頒菲爾考夫曼獎(Phil Kaufman Award)以表彰其在EDA領域的傑出貢獻。

chip123

新思科技(Synopsys)董事長暨執行長Aart de Geus博士 將獲全球半導體聯盟(GSA)頒贈模範領袖獎 以表揚他對半導體產業的貢獻

( o* F8 ?3 R+ g  q4 K& B7 s全球半導體聯盟(Global Semiconductor Alliance，GSA)宣布，新思科技(Synopsys)董事長暨執行長Aart de Geus博士將獲頒「張忠謀模範領袖獎(Dr. Morris Chang Exemplary Leadership Award) 」，該獎項將於2009年12月10日在美國加州聖塔克拉拉市(Santa Clara)所舉行的全球半導體聯盟晚宴上頒發。

全球半導體聯盟(GSA)於1999年起開始成立「模範領袖獎」，該獎項第一屆乃授予台灣積體電路製造公司(TSMC)董事長兼執行長張忠謀博士，而今日「張忠謀模範領袖獎」旨在表揚個人以其願景及全球領導才能、促進整體半導體產業改造與提升之卓越貢獻。

jiming

為提前軟體開發及更快速的系統驗證所設計的C程式輸出(C-Output)
1 k  u! q7 }; @) h當使用Synphony HLS時，由於C模型的建造是流程開發過程中的自然衍生品(natural byproduct)，因此Synphony HLS可有效補強C/C++語言的實作、驗證及嵌入式軟體開發(embedded software development)等流程。Synphony HLS的定點(fixed-point) ANSI-C模型可廣泛用於的系統模擬環境，及新思科技的Innovator、System Studio、VCS 及 SystemC 等流程的虛擬平台中，因此Synphony HLS可將以C程式語言為主的系統驗證的設計周期大幅提前。
9 K3 z( }: a* }; s% T6 b# J/ q; D
新思科技副總裁暨Synplicity 事業部總經理Gary Meyers表示：「目前市面上還沒有一個自動化的方法，可以產生跨抽象性層級(abstraction levels)的一致性驗證(coherent verification)流程，也沒有可從當前熱門的M程式語言，轉化成具備最佳化輸出的實作流程。然而透過Synphony HLS，我們可以提供一個更為快速且更可靠的系統及軟體驗證途徑。而結合新思科技的系統原型建造(system prototyping)及硬體輔助系統驗證(hardware-assisted verification)等解決方案，程式設計團隊可以更經濟可靠的方式，來設計並驗證複雜的晶片程式及軟體。」
5 A/ B( t  m* j0 A/ G. m) M0 s
此解決方案包含的套件及上市時程
Synphony HLS解決方案包括M合成技術(M-synthesis technology)、C模型產生(C-model generation)、Synphony HLS高階IP模型程式庫(IP model library)，及為ASIC及FPGA所設計的Synphony HLS 引擎。Synphony HLS目前僅供部分用戶使用，預計2009年底全面上市。

jiming

關於Synphony HLS之ASIC設計
Synphony HLS解決方案包含先進的時序評估(timing estimation)功能，可自動利用Design Compiler獲取在既有ASIC技術下，於自動化管線(automatic pipelining)及快速時序收斂(rapid timing closure)等步驟中所需的正確資料。

2 K  A0 a1 |0 Q- I* m8 r關於Synphony HLS之FPGA設計
Synphony HLS具備為各式FPGA系列產品如Actel、Altera、 Lattice 及 Xilinx所設計的先進時序(advanced timing)及特定裝置(device-specific)的最佳化功能，為現今FPGA裝置如硬體乘法器(hardware multipliers)、記憶體、移位暫存器(shift registers)，及其他先進的硬體資源提供最佳化的對應(mapping)功能。
" N% e4 A6 q0 S9 k. j1 l# ]' t& Y) V
! ^! b1 Q. q+ A) G關於Synphony HLS之快速原型建造設計
: P& x- d, ~& H藉由Synphony HLS及新思科技的Confirma™快速原型建造解決方案，IC設計團隊能大幅縮短設計週期(design cycle)，針對其IC設計快速進行投片前(pre-silicon)之原型建造，並著手於高效能演算驗證(algorithm validation)及軟體開發。

jiming

從M語言及高階IP到最佳化RTL的自動化流程

! a. M# Y2 c9 ^# B
由於能夠在高度抽象(abstraction)的環境中作精準而簡要的行為表述(expression of behavior)，Mathworks公司所開發的MATLAB®環境已被廣泛使用於演算探究(algorithm exploration)及IC設計。在此環境下的M語言模型通常在RTL過程中被重新編碼(re-coded)及重新驗證(re-verified)，並在某些以C/C++語言程式撰寫的案例中，被當作實作及驗證用途。而相較於手動重新編碼(re-coding)流程比較容易出錯，Synphony HLS可直接從高階M語言程式碼及Synphony HLS最佳化IP模型程式庫(IP model library)中，設計出可實作的RTL及C模型。透過獨特的條件限制驅動(constraint-driven)定點(fixed-point)傳遞(propagation)功能，程式設計師可快速地從高階浮點(floating-point)M碼的可合成子集(synthesizable subset)中取得定點模型，接著Synphony HLS引擎將最佳化的RTL架構合成化以達成面積(area)、速度(speed)及功率(power)的目標。Synphony HLS還可以讓程式設計者使用其所偏好的演算模型程式語言，不需要重新編碼及重新驗證模型，即可提前完成系統級(system-level)之確認(validation)及驗證(verification)。
1 \: K; t, e8 k. b
; P( P/ }3 k" }. |( f1 u藉由單一模型達成高階合成


1 Y9 L# X1 v- {* sSynphony HLS引擎可為ASIC、FPGA、快速原型建造或虛擬平台等，提供合成最佳化的架構，同時維持實作流程中各個階段的一致性驗證(coherent verification)。針對特定使用對象及架構性限制(architectural constraints)，透過管線技術(pipelining)、排程(scheduling)及結合包括M語言、IP區塊(IP block) ，及所有設計層級(design hierarchy)等跨程式語言及模型限制的最佳化設計，該HLS引擎可提供多層級的自動優化。

jiming

與傳統的解決方案相較，Synphony HLS提供更加卓越的生產效能，其產品優勢包括:

- Y! d" ^1 z5 A& h7 jŸ提供從M語言到最佳化RTL解決方案的自動化流程
6 u8 }/ M7 _; `) j% h9 r3 y/ uŸ為ASIC及FPGA所設計的RTL架構之合成(synthesis)
Ÿ針對初期演算驗證(algorithm validation)的快速原型建造方法論(rapid prototyping methodology)
Ÿ針對提前軟體開發及快速系統驗證而設計的C模型生成(C-model generation)
Ÿ包含原型建造及ASIC實作等跨流程的整合驗證(unified verification)

: ^" P) }* F* D% pToyon Research 公司程式演算開發工程師Richard Cagley博士表示：「Synphony HLS解決方案將大幅改變FPGA及ASIC 應用於系統驗證及嵌入式軟體開發(embedded software development)的方式。傳統的HLS方法會使得演算設計轉化成FPGA或ASIC晶片(silicon)實作的RTL過程中，消耗大量的硬體工程資源。而Synphony HLS使用MATLAB®處理高階模擬(simulation)及生產編碼(production code)，代表從模擬直接進入硬體分析的時間將只需幾小時或幾天而已，不再像以往需要數月或甚至幾年的時間，如此將大幅提升生產力、時程及品質。」

jiming

7 L+ y- g8 y# d& B0 Y* ^: s

結合獨特M語言(M-Language)與以模型為基礎(Model-Based)之解決方案  

+ i! z+ J( @/ \6 @5 C2 k

為通訊及多媒體系統級設計提升10倍以上產能

: s6 r# V% m! k* I( l; s

3 o" N( g" G" r/ t6 `  R! v(2009年10月15日，台北訊) 全球半導體設計、製造軟體暨IP領導廠商新思科技(Synopsys)今日發表一款結合M語言(M-Language)與以模型為基礎之合成(model-based synthesis)的解決方案--Synphony高階合成 (Synphony HLS, High Level Synthesis) 解決方案，將為通訊及多媒體應用提供較傳統RTL設計流程(flows)高10倍以上的設計與驗證效能(design and verification productivity)。

( @6 n' f) f9 Z6 a! K; H5 Y% tSynphony HLS可為ASIC及FPGA實作(implementation)、架構探究(architecture exploration)及快速原型建造(rapid prototyping) 提供最佳化的暫存器級(RTL)。此外，透過為系統驗證及在虛擬平台上的提前軟體開發(early software development)所設計的C模型，Synphony HLS將可補強以C/C++語言為基礎的設計流程。若再結合新思科技的Design Compiler®、Synplify® Premier、Confirma™、 VCS®、 System Studio及Innovator等產品，Synphony HLS將提供從IC設計演算到晶片製造(algorithm to silicon)全方位的原型建造(prototyping)、實作(implementation)及驗證(verification)流程。

jiming

新思科技(Synopsys)獲美國在台協會(AIT)表揚
肯定新思對台灣半導體產業發展貢獻、與善盡企業公民責任
# V5 q7 s+ r0 n% m& O
(台北訊) 台灣新思科技(Synopsys Taiwan)於11月6日獲美國在台協會(American Institute in Taiwan)的表揚，肯定新思科技長久以來對台灣半導體產業發展的貢獻，與在地夥伴共創雙贏，並持續關懷弱勢族群的科學教育，善盡企業公民的責任。

這項頒獎儀式是在美國在台協會商務組舉行，由美國在台協會頒發美國商務部感謝狀給新思科技大中華區總裁葉瑞斌，經濟部技術處副處長吳明機、美國在台協會商務組組長黃德昌等人均到場觀禮。葉瑞斌表示，雖然近來全球經濟面臨挑戰，但台灣的半導體產業結構完整，成本管理績效良好，因應市場反應快速，仍是相當具有產業發展的優勢。
! [& M( J- j8 c4 k, u$ O
4 N4 h" S' L% [+ y/ b: i+ J& b# x, v美國在台協會指出，半導體產業是台灣經濟發展重要的一環，我們很高興見到在台灣半導體產業的發展過程中，來自美國的新思科技能夠扮演重要的合作夥伴，成立研發中心引進創新技術，與台灣半導體產業共同成長，並且發揮企業公民回饋社會的精神，適時贊助偏遠地區小學科學教育，捐贈電腦給弱勢族群使用，表現相當優異。  

4 d6 L! h; v) _經濟部技術處表示，新思科技配合政府引進先進技術扶植本地產業發展的政策，自民國93年起即在台灣成立研發中心，至今已累計投入新台幣11億元經費，以實際的行動投資台灣，並計畫導入65與45奈米製程的先進設計軟體技術，協助台灣半導體設計技術的升級，新思科技在台灣的努力與成就令人印象深刻。經濟部技術處樂於見到新思科技獲得美國在台協會的頒獎肯定。

葉瑞斌強調，面對全球經濟環境的變化，新思科技仍將持續投注於技術的創新與研發，而由於多年來持續在創新技術研發的投資，新思科技當前即處在一個相對優勢的有利位置，我們將持續與本地的客戶保持密切合作，除了提供先進的技術之外，並加強協助客戶有效整合資源，共同創造產業發展的契機。

! Z, T1 ?# J3 T* |9 n& f" s7 K在政府的「晶片系統國家型科技計畫」中，電子設計自動化(Electronic Design Automation,簡稱EDA)人才的培養及產品的開發，被列為優先扶植的項目之一，配合這項政策的執行，新思科技的「台灣研發中心」目前與產學界的合作計畫包括:與工研院系統晶片科技中心合作開發先進製程低功耗設計; 贊助大學教授暑期赴美進修研究，參與Synopsys先進技術研究計畫; 與國家晶片中心合作規劃推出短期設計課程; 並與教育部顧問室DAT聯盟合作，提供暑期工讀名額給國內大學相關系所，讓學生實際應用EDA設計軟體，增進晶片設計的學習與經驗等項目。
1 m! i9 h" ?! P0 g! t
而在企業社會責任方面，透過國立台灣科學教育館及台灣亞太發展基金會的協助，新思科技持續贊助偏遠地區學校學生，到台北的科學教育館進行科學學習之旅。此外，新思科技也捐贈電腦給財團法人至善福利基金會、屏東縣大武鄉平和社區、屏東縣海口人社區經營協會，及台南縣德蘭啟智中心等單位，為弱勢族群的電腦學習，善盡企業的棉薄之力。


[ 本帖最後由 jiming 於 2008-11-7 02:17 PM 編輯 ]

jiming

加州山景城, 9月30日 /美通社-PR Newswire/ -- 全球領先的半導體設計和製造軟體及知識產權 (IP) 供應商新思科技 (Synopsys, Inc.) null 今天宣佈，三洋半導體公司 (SANYO Semiconductor Co., Ltd.)（以下簡稱「三洋」）已經簽署了一項業務拓展協議，以將新思科技建設成為該公司在整個執行和設計驗證流程服務中的領先 EDA（電子設計自動化）供應商。三洋透過部署新思科技的 Galaxy(TM) 設計和 Discovery(TM) 驗證平臺來提高生產率是此項決策的一個關鍵因素。這種合作關係包括提高新思科技整個產品組合中的工具使用率，其中包括 Galaxy 設計平臺所採用的 Design Compiler(R) 合成、Primetime 時序分析、IC Compiler 佈局和佈線技術，以及用於新思科技 Discovery 驗證平臺類比和數碼驗證的 VCS(R) 和 NanoSim(R) 模擬器。

, ~- G3 D/ U+ K: k* V三洋 LSI H.Q 設計工程中樞部門總經理 Takeshi Ogiwara 表示：「透過擴大我們與新思科技間的長期合作關係，我們正在以重點突出的協同努力來使我們設計流程中的生產力達到最高水準。規範 Galaxy 和 Discovery 平臺將幫助我們應對在打造前沿技術時所遇到的新挑戰。事實上，部署新思科技的領先技術已經幫助三洋成功實現了大量產品設計。」

  Z8 B% V" m, Y) P% u/ C6 h2 x新思科技董事長兼行政總裁 Aart de Geus 表示：「隨著我們與三洋間的成功合作已拓展至新的高度，我們將側重於優化設計流程速度和生產量以實現最高生產力。這一重要的聯合舉措旨在透過擴大工程生產力和維持三洋的前沿技術地位來增加三洋的營收。」

chip123

新思科技(Synopsys, Inc.)最近推出，符合PCI Express 2.0 (Gen II)基本規格要求(base specification)的新版DesignWare� PHY IP (實體層智慧財產)，成為當前提供PCI Express 2.0 IP解決方案的業者當中，產品線最為完整的廠商，讓晶片設計業者透過單一協力廠商，即可獲得digital controllers, PHY, 與verification IP等已通過矽晶驗證(silicon proven)的PCI Express 2.0 IP解決方案的支援，可有效降低設計風險，而整合5.0 Gbps PCI Express至高效能SoC設計(high performance SoC designs)的成本也可因而降低。
. {" i' L4 r" _) a2 F
. F4 x, ~6 m0 l與PCI Express 1.1 的規格相較，PCI Express 2.0不僅速度從2.5Gbps提升到5.0Gbps，也更為符合頻寬擴增(increased bandwidth)、與資料中心內部互聯(interconnect links in data center)、儲存(storage)、高階繪圖(high-end graphics)，與網路(networking)等應用的需求，而PCI Express 2.0 與PCI Express 1.1及PIPE的規格是相容的，讓設計者在追求晶片高效能表現的同時，還能與現有的設備(devices)保持相互操作(interoperability)的空間。

Synopsys DesignWare� PHY IP解決方案的整體功能其實已超越PCI Express 2.0 規格的要求，尤其是在jitter, margin, receive sensitivity等方面的表現，讓設計者可以達成多面向且效能優異的設計，DesignWare� PHY IP解決方案還包括先進內建式diagnostic capabilities與 ATE test vectors等功能，可在生產過程中以同樣速度(at-speed)進行PHY的測試，而由於它是藉由標準的CMOS 數位技術執行，不需要再透過其他的程序來處理，所以很容易便可整合至SoC內部，並確保大量生產時的良率 (high production yields)。

特許半導體(Chartered Semiconductor) IP Business Development 部門總監 David Steer 表示，Synopsys是IP解決方案的領導者，而其DesignWare� PHY IP解決方案支援Common Platform的技術，讓設計者即使透過不同的晶圓代工廠 (multi foundries)，都可採用單一的GDSII source，來製造出高品質的mixed-signal PHY。

* V: v6 F3 t& PIBM的Analog/Mixed Signal & Digital Foundry部門總監Regina Darmoni則指出，我們與Synopsys有眾多的合作案都是採用其 PHY IP解決方案，對其架構(architecture) 、技術與支援都相當滿意，在IBM的65奈米ASIC offerings與Common Platform foundry technology，都有提供PCI Express 2.0的DesignWare PHY，讓我們的客戶能獲得高品質解決方案的支援。
1 D- G& v0 n9 F
PCI-SIG組織的主席Al Yanes也表示，我們樂於見到Synopsys推出PCI Express DesignWare PHY IP解決方案，Synopsys是PCI-SIG 組織重要的成員，致力協助推動PCI Express技術的演進與擴散，而這項新的解決方案可以協助設計者將最新的規格納入其設計產品中。
  L- [* n6 P4 u" K6 w
新思科技IP暨Services部門資深行銷總監John Koeter指出，在推出PCI Express 2.0之DesignWare PHY IP解決方案後，設計者可以經由單一廠商，即獲得經矽晶驗證(silicon-proven)的IP解決方案，而我們也將持續投入IP技術的發展，以便提供低風險而高品質的解決方案，協助客戶製造更有競爭力的產品。

chip123

新思科技 (Synopsys, Inc.) 最近推出全新的低功耗設計解決方案 – Synopsys EclypseTM Low Power Solution，可針對系統級(system-level)有低功耗需求之晶片設計開發，提供驗證(verification)、實作(implementation)與簽核(sign-off)、智財(IP)、設計方法(methodologies)，及設計服務(design services)等支援，可說是當前業界最完整的低功耗解決方案。

在深次微米(deep submicron)的晶片設計過程中，先進的low power design技術如MTCMOS power gating、multi-voltage、dynamic voltage and frequency scaling (DVFS) 等，可以顯著地降低功率耗損(power consumption)，但相對地也讓設計工程師面對比以往更耗時且高風險的驗證(verification)與實作(implementation)。而Synopsys 的EclypseTM Low Power Solution包含各種先進的設計技術、方法、標準(standards)等，可有效簡化設計與驗證過程，協助設計者解決所遭遇的各種功率(power)、面積(area)、速度(speed)、良率(yield)等方面的問題，並且降低設計風險，進而提升整體的產能(productivity)。
$ F/ l* j; z5 n
EclypseTM Low Power Solution是以Synopsys在低功耗設計超過十年的豐富經驗為基礎，並且包含多項全新的先進技術。例如強化過的clock gating與low power clock-tree synthesis功能，可以在low power設計中達到clock structures 之最佳化處理，並符合嚴格的時程要求。而先進的multi-threshold leakage optimization技術，則可以限制ratio of Vt, options的使用，提供良好的leakage power recovery，降低設計者執行設計時的顧慮。還有自動化的power switch insertion and optimization功能，可以利用IR drop與area constraints等，來有效執行power planning exploration及”what-if” analysis等工作。
. G* {4 ?# p: g, S2 m; Q
EclypseTM Solution支援業界標準UPF (Unified Power Format)語言(language)，其中包括MVRC� and VCS� with MVSIM�、Discovery� Verification Platform、Design Compiler�、Power Compiler�、IC Compiler�、DFT MAX�、Formality�、PrimeTime�，Discovery� Verification Platform與 Galaxy� Design Platform中之主要技術，還有Innovator�、HSPICE�、HSIM�、NanoSim�、TetraMAX�、PrimeRail�、DesignWare� IP，以及Synopsys專業諮詢服務(professional Services)等等，都已支援UPF語言(UPF-enabled)。此外，EclypseTM Solution也廣泛支援各種設計方法(methodologies) ，包括由Synopsys與ARM合著的”Low Power Methodology Manual (LPMM)”手冊中所涵蓋的方法。

, o4 t: ^& H* }8 M$ LARM設計技術(Design Technology)總監John Goodenough指出，我們致力於低功耗電子產品的技術開發，而透過與Synopsys的緊密合作，我們在功耗管理(power management)的技術領先群倫，讓設計者得以援用高效能的IP、設計工具、方法等來達到設計目標，就如同在LPMM手冊中所列舉的許多例證所說明的，將Synopsys的EclypseTM Solution與ARM的physical and processor IP整合使用，可以顯著地降低消費性電子產品設計中的功率消耗(power consumption)，大幅提升設計效能。

1 B' x4 s, _% P9 G: L" oRenesas Technology Corp.設計技術部門(Design Technology Division)總經理Hisaharu Miwa表示，我們在power domains達20個的複雜晶片設計，採用Synopsys的VCS with MVSIM low power verification solution，結果VCS with MVSIM解決方案可持續而有效地辨別出power management bugs，而驗證(verification)時的turnaround time也提升五到十倍左右，這是其他的解決方案所做不到的，現在VCS with MVSIM已納入Eclypse 解決方案中，我們相信透過採用這項新的解決方案，可以獲得Synopsys更多與功耗議題相關(power-aware)的專業協助。
! I! J$ H) x; A' V1 ?% }4 q
新思科技Solution Marketing副總裁George Zafiropoulos 指出，EclypseTM Solution可說是目前業界最完整的低功耗解決方案，經過實際的驗證之後，證明它有效地整合了設計工具、IP、方法，與專業諮詢等面向的需求，可有效協助客戶達成高品質的低功耗晶片開發工作。