|
具最新全球佈局器(Global Placer)的實體合成以提升成果品質
0 B2 ]6 z! M* I3 G* u# W
" Y+ K1 L1 [4 l$ {- k( USynplify Premier中最新的實體合成(physical synthesis)流程,是利用新思科技的全球佈局器(placer)技術以提升既有佈局和繞線(place and route)設計的效能。對邏輯合成用戶而言,由於實體約束(physical constraint)會自動由先前的佈局和繞線執行來決定,這樣可以使得流程易於使用,不需要再執行一些複雜的實體約束計畫。
/ z, j. f4 C5 K* u6 J3 f5 e; v
$ R( P# r' Y. e; v# H* S# m: @' k1 t9 [9 ]; z) f
團隊設計介面及由下而上的流程允許平行開發' \1 R0 x: A* w( |9 K. Q8 N
& m B1 h! y# z' N& C
Synplify Premier及Synplify Pro工具兩者皆包含階層式專案管理及同步開發的新團隊設計功能。設計區塊或是先前經驗證過的設計IP可在內部被創造或分享,並不需要重複進行平面規劃(floorplanning),而這將使得該流程易於使用。設計團隊可階層式地管理及檢視其設計實作結果和每個區塊的合成設定。設計團隊成員可進行區塊截圖並將設計檔案轉給主管作為整體設計整合之用。設計區塊可以在RTL或EDIF階段被整合,而這將節省時間、確保效能及可預期之結果。
6 v! t2 M A, K6 C! G0 p) @- @9 A( t. {1 _' i! M" A
, v- X: ~( L8 i% S" l3 M% K) \
, b8 g g# o4 O# F! m提供以FPGA為基礎的原型建造全面性的DesignWare Library支援
9 C8 ^& F& w8 x1 _3 Z- ^2 D7 @3 F4 W1 a# Y
Synplify Premier支援DesignWare Library全系列資料路徑並協助區塊元件的建立。Synplify Premier用戶能可以進行任何DesignWare Library元件的ASIC RTL的合成,以建立以FPGA為基礎的ASIC設計原型建造並達成效能最佳化成果。ASIC及FPGA元件支援已達成同步化,以協助確保在原型建造中所使用的DesignWare Library元件也同樣使用於ASIC中。 |
|