我想請問高壓Cell的一些問題

a223152209

我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
) K# Q& S8 D" q另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
0 h! v2 N# I' m1 J請各位前輩或者知道的人幫我解答  非常感激

m851055

原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
# H. W4 t+ ]! j" b# l>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
8 l' M  F: Y; f6 KAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
; U8 n/ C$ L* q2 }0 M8 V5 y
! u. M- K- @8 V2 c5 N. w>>另一個問題是  為什麼Techol ...

) \  u) t4 f% d% N9 H. E
) |. b2 r5 ^1 T9 M  L
0 p( T" `  j% d3 [7 A

3 h, j! K1 H# z" V# ~0 s2 E此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。
在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。

jauylmz

>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
Ans : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧
5 u/ O0 u4 J; M: y7 W+ u# X
>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道
+ x) ?$ E) }/ r- o3 t    這表示{  左  上  右  下  }
2 |: o: g6 _, `Ans: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
4 k! J2 Q5 w9 M0 B        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern
" X% C9 P2 \6 l, k+ M4 k        { OD Poly OD Poly }   
$ s" r9 I! j* I: a" S( o4 U& c        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer
) H4 D( q5 w. X. j  F6 H' G
>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
0 h7 `# x3 P" S% y2 `; C8 R    畫layout十有什麼差別呢
Ans: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。

spyang1119

同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯

skyboy

原帖由 skeepy 於 2007-7-10 05:05 PM 發表
4 D" n/ D* Y$ Q* t# F, T補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

小弟也補充一點慘痛經驗...
, U) R* ~/ f# q+ F( u5 @如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,
那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....

3 p; ]5 A- L! o) h等到 T/O 了才要東補西補都是很痛苦的事情....

skeepy

補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
( H6 u% W, |* t7 B要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.

wiwi111

在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??
7 ]; h. g2 M! T( U' S  l
1 {& i1 f' Q& O5 s, s: ]差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file
便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout
人員最不可犯的錯誤...................

jianping

THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.