在Layout時最花時間的工作是....

yhchang

最花時間的應該是  給你的空間不夠
0 Z3 I* g% [9 d你勉強把東西 塞進去之後  好不容易做完
, K  Z4 D0 A; ?3 ]  d結果電路圖又變了  你就完了

yhchang

以我們公司來說
2 M* @9 Y2 T1 S! y- T) u+ Y7 f一直改圖對LAYOUT來說是最花時間的
或者是 沒有看清楚 RD寫的NOTE
導致LAYOUT雖然能過LVS 但是LAY法卻是錯誤的
( c  S/ U. r+ v3 t
& m7 M: ?: K8 G- x  a  Q; g有時候我們公司RD也不想讓LAYOUT一直改
只是因為有時專案太趕
# B8 B+ |; l1 g所以只好跟LAYOUT同時平行做
這樣就容易電路常常會大翻盤