在Layout時最花時間的工作是....

samgu

1.我也認為 floor plan 最麻煩，因為一個好的 floor plan 除了能讓訊號線走的順之外，也可以節省面積
2.接下來我覺得比較重要的是 power and ground line 的跑線，因為要走的順才是最重要的，而且若POWER途中一直換線其實也會降低它的電流
3.接下來我覺得都還好，因為 DRC LVS block 刻好就會 RUN 了 ，另外create block本來就需要花一點時間

minnie0606

如果位置沒有排列好ㄉ話！面積會變大∼甚至拉線會亂七八糟ㄉ∼

yhchang

最花時間的應該是  給你的空間不夠
你勉強把東西 塞進去之後  好不容易做完
% {+ U" `0 ]6 o# E& o5 b結果電路圖又變了  你就完了

yhchang

以我們公司來說
1 R% W/ U7 Q- E: b8 p5 o一直改圖對LAYOUT來說是最花時間的
7 S/ m) Q/ {" C0 Z或者是 沒有看清楚 RD寫的NOTE
導致LAYOUT雖然能過LVS 但是LAY法卻是錯誤的
/ ~9 j! ]- ~( i5 Q5 d
3 R9 V. E( d9 u" b3 l  l有時候我們公司RD也不想讓LAYOUT一直改
只是因為有時專案太趕
所以只好跟LAYOUT同時平行做
這樣就容易電路常常會大翻盤

qwertmn

我是選擇排列~~~
" Q- B) @% G7 O5 r) \( ^# O6 f光是排列就會影響後續走線
  y1 R8 w! a) F" \& o+ j9 W/ O* T所以要特別注意~~~

ynru12

元件的排列、拉線都會有很多要求之類的
最辛苦的就是改圖~原本己經畫好的，但是rd突然說要改圖
然後整個的大小不變，但是改的地方，又比原來的大一些
! J0 ^4 \( L8 _# Q( A這是最麻煩最痛苦的

ritafung

Re-layout往往是floorplan做得不好，所以floorplan是很重要。

jauylmz

Chip Integration    可以算是拉線和DRC/LVS 嗎

nebula0911

其實上述所有選項都基於兩個字 : "溝通".如果與designer溝通不良,即使畫的像藝術品一樣,花的在久精神部局與除錯,只要designer說不是他要的,一切枉然,全部重來.

arthur03226

以上皆非
/ B+ _1 m3 t1 K' t( A: ]
我花最多時間的是在思考，
  m2 f4 {+ a/ J5 p一個5天該完成的案子，我可能會花去2~3天思考。
% E/ w3 E6 I' E. q* n" W( V2 o事前想的仔細，
9 T; g& c: |6 H5 d. j3 w7 z- D開始動手layout一直到驗證完成都會很快而且順利。

fei

都很耗時間!!!  只要 動手 下去做  都是 耗時間!!!  哈哈~~~  用呼叫的 自動拉線  才是王道~~

semico_ljj

布局和整合最难，最能体现实力！。。。。。。。。。。。。。。。

sj1130

我也認為排列的部分還是會花費較久的時間，可能是因為剛接觸Layout沒多久，經驗不足顯得更無力！
. M( f. V5 ]- ~$ `9 i& }1 z1 j整合這部份，如果是自己獨立一人完成，雖然時間耗費較多，但是就跟寫程式一樣，如何去安排自己的line能走得順
我想這才是最重要的！重點一句：還是經驗比較實際吧

vincentjox

有不花時間的嗎
! O" n! F3 m* F: z5 ~5 ZLAYOUT我覺得每項都很花時間
( [. Y) D" S8 x6 d! x5 x不管是佈局還是LVS/DRC
6 D1 i, U# j" h4 `) U% S每項都得小心翼翼
做快不見得好
做對才是重要

app

我也覺得 floor plan 最麻煩~
0 n7 p- ^. m# {2 Y$ w$ ~, b因要如何將每個block充分擺到適當的位子~
這是一種學問~
4 {' H" U! F6 l3 A- A因擺的好的話~
其他的閃線或拉power一切都還滿ok的

pkjordan

2.  排列 Placement   
6.  整合 Chip Integration
7.  溝通 communication
這三個最麻煩

brooo

排列最花時間吧
4 [) {9 l* h7 K' U$ h# Q
在layout初期就要花很多時間先想好如何排列
$ I& m9 _) L9 X& l& m- o. o9 Z
3 {- L5 ?7 W( s* D3 E想好後，反而才會省下大量的時間

AaronChu

位置該怎麼擺真的需要一開始的計畫...
要不然最後會發生難以挽回的錯誤啊>.<

clarkhuang

floor  plan比較花時間  只要floor plan 做好   

其他就會很快   相對LVS 問題也比較好除錯
+ q, I4 n) ]1 k
2 W1 _! |1 S4 ?7 w) E. jHR.概念有  應該DRC LVS比較不會有問題吧

kevinpu

我覺得placement和溝通是花最多時間的,因為會決定你的做法和拉線的容易度,
" @6 @3 j$ ?( f/ Q: n* M) X再整合時也會是另一個問題