在Layout時最花時間的工作是....

samgu

1.我也認為 floor plan 最麻煩，因為一個好的 floor plan 除了能讓訊號線走的順之外，也可以節省面積
2.接下來我覺得比較重要的是 power and ground line 的跑線，因為要走的順才是最重要的，而且若POWER途中一直換線其實也會降低它的電流
3 F- e0 M4 \, P' O: E3.接下來我覺得都還好，因為 DRC LVS block 刻好就會 RUN 了 ，另外create block本來就需要花一點時間

minnie0606

如果位置沒有排列好ㄉ話！面積會變大∼甚至拉線會亂七八糟ㄉ∼

yhchang

最花時間的應該是  給你的空間不夠
' V0 B* h# }0 p0 Y+ i# X7 E你勉強把東西 塞進去之後  好不容易做完
% S1 ]* T+ o2 t結果電路圖又變了  你就完了

yhchang

以我們公司來說
一直改圖對LAYOUT來說是最花時間的
* H" h  o1 G( _) p' V! O# P或者是 沒有看清楚 RD寫的NOTE
  _3 Q" n% }3 U" z; k- u3 k導致LAYOUT雖然能過LVS 但是LAY法卻是錯誤的
* O, o# b( q  F* Q& o; [7 B# U
$ [, i+ k' K7 \+ J; ?有時候我們公司RD也不想讓LAYOUT一直改
- i' d$ d7 ^* B5 z: Q只是因為有時專案太趕
所以只好跟LAYOUT同時平行做
這樣就容易電路常常會大翻盤

qwertmn

我是選擇排列~~~
光是排列就會影響後續走線
所以要特別注意~~~

ynru12

元件的排列、拉線都會有很多要求之類的
) g' j9 F4 ~: w) S" |最辛苦的就是改圖~原本己經畫好的，但是rd突然說要改圖
5 x8 E4 M+ |+ n( G8 U; A- C然後整個的大小不變，但是改的地方，又比原來的大一些
這是最麻煩最痛苦的

ritafung

Re-layout往往是floorplan做得不好，所以floorplan是很重要。

jauylmz

Chip Integration    可以算是拉線和DRC/LVS 嗎

nebula0911

其實上述所有選項都基於兩個字 : "溝通".如果與designer溝通不良,即使畫的像藝術品一樣,花的在久精神部局與除錯,只要designer說不是他要的,一切枉然,全部重來.

arthur03226

以上皆非

3 ^  d$ X+ O$ J3 K+ v: e' s我花最多時間的是在思考，
一個5天該完成的案子，我可能會花去2~3天思考。
8 M5 m! |, `& E" K事前想的仔細，
4 U2 E% C+ ^9 V& d/ }4 O6 w開始動手layout一直到驗證完成都會很快而且順利。

fei

都很耗時間!!!  只要 動手 下去做  都是 耗時間!!!  哈哈~~~  用呼叫的 自動拉線  才是王道~~

semico_ljj

布局和整合最难，最能体现实力！。。。。。。。。。。。。。。。

sj1130

我也認為排列的部分還是會花費較久的時間，可能是因為剛接觸Layout沒多久，經驗不足顯得更無力！
. s7 A5 X+ c; c5 X! ?, O( K整合這部份，如果是自己獨立一人完成，雖然時間耗費較多，但是就跟寫程式一樣，如何去安排自己的line能走得順
$ B* g, K# C; N8 z% e. J我想這才是最重要的！重點一句：還是經驗比較實際吧

vincentjox

有不花時間的嗎
LAYOUT我覺得每項都很花時間
& p5 ]$ d! G+ ^. C- E' R6 h$ |不管是佈局還是LVS/DRC
3 z0 n, C- N' y! b# D% S8 c2 T每項都得小心翼翼
! T' B- e: W1 \! G' |做快不見得好
做對才是重要

app

我也覺得 floor plan 最麻煩~
* R- P0 }' _4 @& f& j( s5 R1 A因要如何將每個block充分擺到適當的位子~
這是一種學問~
因擺的好的話~
其他的閃線或拉power一切都還滿ok的

pkjordan

2.  排列 Placement   
6.  整合 Chip Integration
1 d7 F: ^) l1 u9 h9 m0 Z& W 7.  溝通 communication
這三個最麻煩

brooo

排列最花時間吧

+ ?* s4 h. H0 G7 I在layout初期就要花很多時間先想好如何排列
' M- V4 d6 l8 S. N, I. q6 |/ ]5 n
想好後，反而才會省下大量的時間

AaronChu

位置該怎麼擺真的需要一開始的計畫...
要不然最後會發生難以挽回的錯誤啊>.<

clarkhuang

floor  plan比較花時間  只要floor plan 做好   

2 x. W% L/ M( u/ W, z! o$ d其他就會很快   相對LVS 問題也比較好除錯
3 _/ E- ~6 r" Q% {0 \. `8 a
HR.概念有  應該DRC LVS比較不會有問題吧

kevinpu

我覺得placement和溝通是花最多時間的,因為會決定你的做法和拉線的容易度,
3 ^* f' w" Y& q3 D再整合時也會是另一個問題