遇到一個疑問,請各位先進協助解答

sjhor

這些PNP都是製程因素所產生的寄生 bipolar!  因為它是 P-substrate.
7 |6 `" T4 B2 d$ B9 p$ j  J4 }若為 N-substrate 則只有 NPN 的 device!!  這也是寄生的!!
, ?+ o- i# J8 W0 r
當然也會有同時存在的時候!! 假如你使用 tripple well 的時候!!
當然  這有可能需要 Epi-Wafer 的材料吧!!

sjhor

因為P-substrate 要接到最負的電壓!
7 U0 p4 I& G, E* l因為N-substrate 要接到最正的電壓!
  {- I; o& @: n假如你用到類似的架構  當然是可以用的!!

sjhor

Latchup problem?
- l& M4 l9 Z! I. `不用太麻煩啦!!  若不 care 面積!!  所有 I/O pin 用 Double Guardring 就可以啦!

sjhor

Double Guardring 只跟 Latchup 有關! 跟 ESD 無關!
8 b2 Y4 Z4 Q. o; |( bESD 的能力與你所設計的 ESD cell 有關! 跟你的 layout 動稱性有關!
; Y2 _% y1 g8 z9 I& [1 L, T跟你所用的製程能力有關!!
唉!  我會不會說太多了!  去看依下ESD的資料!  這可能會比較有幫助唷!!

sjhor

在 CMOS 的 process 上做 Bipolar 還是有一些的風險存在!
' f) I. N9 E+ r- k7 [+ m3 |而且依定要知道這些 Bipolar 的使用範圍!!  還有整個 bipolar 的 device 架構!
他的引電位, 其他的寄生 device 都相當的重要!
9 I7 p- l; {0 S; h所以  不注意的話!!!  這些 device 就是問題的來源!!!
若是處理的好!!  其他人要抄習!!  也會比較困難唷!!

7 r/ l. T7 C1 U- X4 S6 m加油唷!!