|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:0 v n- H5 r, d/ ]- k
8 ]; c% X6 R- I0 Q; {
如果你想做的是 RTL/testbench writig." J1 H) K7 O0 B R& r& o5 b$ n
底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:/ ~0 c8 y3 X+ r0 D0 K
"A SystemC Primer," by J. Bhasker
0 @" _+ a4 V' ]$ u1 q" o# z' K$ X4 ?: `% J# m$ O
如果你想做的是 modeling/TLM.( t l$ _, [; s( Q) r: f
這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:4 g+ {0 t1 e% D' G% Z! m
"SystemC: From The Ground Up," by David C. Black and Jack Donovan# b8 x# h4 d0 v1 |
"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
/ s5 x7 o5 x" j
, ?$ a& U, d; Y" X一般 research.! C; @6 e! _2 v" X8 P3 i
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:
+ b6 j X8 B% q3 O! t# o1 g+ S"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf2 P, s# L6 h+ i9 B9 F/ _5 K2 l
"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia
; N4 i, t5 r# p2 Z2 `$ Y4 t0 U% t+ Z; ~) G
SystemC 相關的 spec.
. \5 f a, `' h3 x* e' X4 r如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :7 y0 {8 `# X7 L; c) D4 E
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
7 ^" d. U: Z/ o$ S* k* lOSCI TLM-2.0 USER MANUAL7 ^- p- K, c! P2 h8 B& S
SystemC Verification Library (SCV)( v9 y. }; G1 m* o. F* m5 ~' d
上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|