|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:! w0 k: @: |. ^/ Z, d% P5 T P
1 c3 c( w- |' K) k如果你想做的是 RTL/testbench writig.( w9 p1 z( ~- L+ K/ |/ H/ o
底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:9 n, Y3 n3 x- S# u- o. B+ G% S) ]
"A SystemC Primer," by J. Bhasker
* b& |6 B3 u1 m' a$ X! m! y
' i$ v0 d" Y' j, b, k0 d如果你想做的是 modeling/TLM.
1 x$ y. G- @; k& \這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:
7 Z( R- Y/ w2 R" @"SystemC: From The Ground Up," by David C. Black and Jack Donovan: r/ o- T( w. \" }
"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
- C. _+ J$ K' ^6 W, A
) X# b6 h4 f& ?# l一般 research./ K$ M1 R% F1 s U p; R
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:, c8 v5 j! }: w4 d4 k0 w" r8 n. r
"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf
3 G$ H `( g7 M# v"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia
& a& m/ S' i @( x" {, x# P3 G7 [5 C6 A! v' q1 U- n4 z
SystemC 相關的 spec.3 `0 H9 B% N* {0 y; g
如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :' q3 R: y/ T* U0 d1 C" O
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
4 p, t+ k9 e3 x% Q, R/ YOSCI TLM-2.0 USER MANUAL5 R1 e( k+ L. \8 o# Q5 d8 i
SystemC Verification Library (SCV)
. o6 m5 F4 O* N% m8 ?上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|