|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:
; k; s! v! `7 A# U
7 {9 q1 `- n! N, E& H4 t如果你想做的是 RTL/testbench writig.
6 @% p2 j: G0 b& P底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用: _4 t6 P: \6 b7 _* I
"A SystemC Primer," by J. Bhasker
# S3 }! M% Q$ j, Z N( }( i+ j! r
' Q/ n: D' `/ j如果你想做的是 modeling/TLM.
# L, W. L4 i% ~$ {- ~' ^+ ?這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:
# H$ A2 L. F! y0 B" w( i7 F"SystemC: From The Ground Up," by David C. Black and Jack Donovan
; @/ ~% D. z8 ]! p* m2 @"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan/ ]5 \- P( i1 M3 z/ x: l
3 s5 I9 c6 O9 }' ^7 d' m) \
一般 research.( H. l, ?4 H5 m( B- u
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:
- v$ H _( ?' L3 }% S"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf- D; Y# H* p4 F! \0 D* g
"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia
3 {) W( R4 V# ?3 r* M6 f7 e1 p) f$ p O
SystemC 相關的 spec.
$ f7 F, ~# _# B# z/ \/ n如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :! g- T; b) n& Y: i
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
) Z$ R5 k. z! s! sOSCI TLM-2.0 USER MANUAL! k6 v7 X7 h# }8 `7 u
SystemC Verification Library (SCV)7 V" s' ]- p; \9 }+ _. R; K9 ~+ j' p
上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|