LDO 的 PSRR

sjhor

為什麼 LDO 會要求高的 PSRR?
若PSRR不夠時，對系統有什麼影響?
高PSRR 的 LDO 要如何設計?
這麼高的PSRR要如何測量?
量產時，是否可以百百測?
在追求 Low Iq 時，這些高PSRR的LDO不是更難設計嗎?

sjhor

感謝提供這麼詳細的解答。

正常的IC工作電壓是 Vdd*(1+/-5%)  或者更嚴格 Vdd*(1+/-2.5%)
若想要的VDD是 1.8V, 所以 LDO 若可以控管在 +/-1% 內
其輸出電壓通常都會在 1.782 ~ 1.818V 內，這個規格通常都會在 VDD 的規格範圍內!
所以通常的LDO其PSRR在40~50dB 就已經堪用了。
但現在的LDO很多都要求PSRR要到70dB@1KHz 以上
想想看! Vin 若有 1Vpp 的 Noise 其輸出可以看到的 Noise 是 1mV (@60dB 的 PSRR)
這個 1mV 的 Noise 在示波器上應該不好量測吧?
更何況 70dB 以上的 PSRR?
為什麼會有需求這麼高的 PSRR 需求?


百百測: 就是量產時 每ㄧ個IC都需要測試此規格!
這將是一個很大的難題!
因為工程測量困難度就已經很高了唷!