|
我想問一下有關task的語法$ b& Q% w7 j; A) y; r, p
我所知道的是,task 可以有零個或者多個宣告來使用0 z# R5 L7 r, S7 f. X- | [6 F
但若我只是想在程式中 例用task的方式添加到主程式,把子程式放置在另一個檔案中
8 R2 `* z' W' j5 ~$ r9 i+ D這樣的方式不知該如何使用?
* E0 [8 ~( e; r+ R6 j& @" j' W
我目前是在撰寫用於simulation環境下的verilog code3 A: S3 I! n2 [8 h5 t
那我添加的部份是很大一段的 force訊號.. 這些訊號很明顯就沒有額外需要宣告in / out 的部份5 o8 t+ a, }, o! ^$ V, b* ]
那我該怎麼寫較好?7 b9 v' \" o, N e& @
4 g: } j8 y7 d6 n) f- ^引述一下 簡短的程式: y+ i9 d8 n+ @- K& |
for(i = 0; .. .. ..) begin6 m2 b8 @* G9 E. c G
... ...
- C6 c' V& c; f& K- q' P- K: d transfer_bulk_OUT(address, endpt, exp_bytecount, 1, Status);
3 n( v$ p/ k G! y if (Status == MYNAK)/ m O `, D& Z+ e. z% O) @
printstatus(Status, MYNAK);
1 d# R/ }( O; W" t* u5 @ else
/ o" e! |' ~0 m0 q9 a8 q; k9 V check_udc_if_hshk(1'b1, 1'b1);
7 N' b$ a4 d7 k3 L: o #5000;
7 `% _! n2 V/ @ if(i == 1) begin$ p$ @# l6 a7 S1 X6 n
#140_000;' k1 L" l2 r3 }$ x6 V1 x
z_fix_tasks; <= 在此部份想要添加子程式進來 可以這樣添加嗎?! t6 q; |. U {* g! ~- G% g! U( ]
end
' _0 o+ i. |+ N' b/ K. ?end |
|