|
8#
樓主 |
發表於 2008-4-17 18:20:19
|
只看該作者
群聯電子運用Cadence客製化與數位IC 實現整合技術環境 提升設計效率與效能
但不知 pqman 大大需要這類資訊是做 評估採用 麼?是否有評估的原則與條件可以大家討論的麼? 8 C( [$ d5 [9 c7 i2 S) B( |9 i: L
/ ` G/ \- b2 }. W8 L4 [' y緊密整合的 Virtuoso技術與 Encounter 平台0 \3 k7 B( a$ w6 g, ]
提升先進 SoC 晶片的設計效能 實現更迅速的上市時間
: V0 \ J# @, K- B) {$ s' W! C+ k, b: c" c/ v* b
2008 年 4 月 10 日台灣新竹訊—全球電子設計創新領導廠商 Cadence益華電腦 (NASDAQ: CDNS) 今日宣佈,台灣消費性電子產業的IC設計領導廠商群聯電子股份有限公司(Phison Electronics Corp.),採用 Cadence益華電腦 Virtuoso® 客製化設計與 Encounter® 數位 IC 設計平台進行先進 SoC 設計。群聯電子運用 Cadence 益華電腦在 Encounter 與 Virtuoso 平台間順暢的相互操作性,實現更高水準的整合能力,並且縮短應用在SD 控制器與讀卡機的SoC設計時間(turn around time)。
$ d% P7 |. F& g n$ D( J8 ~
; B5 @/ f4 L& i* b群聯電子是台灣頂尖的設計公司,以先進USB 快閃記憶體與記憶卡控制器晶片,提供成長迅速的消費性電子應用市場。隨著設計日益複雜、設計尺寸以及製程技術難度(geometries)的增加,群聯電子設計團隊在投產之前必須駕馭眾多的設計挑戰,因此全晶片設計介面互連的成效,也成為相當重要的議題。 / x' m* z) _$ V; w9 h2 N
@$ ^, o) g4 _( J經過審慎評估之後,群聯電子選擇了 Cadence 益華電腦SoC Encounter RTL-to-GDSII 系統,這套系統是 Cadence Encounter 數位 IC 設計平台的重要元件之一,可針對奈米 SoC 設計提供完整的技術,協助確保邏輯設計與實體IC實現團隊,迅速獲得高水準的矽晶片。除此之外,為了因應日益複雜的客製化設計需求,群聯電子運用Virtuoso 平台中不可或缺的一環 - ADE (Analog Design Environment) ,模擬與分析全面客製化的 IC 設計。ADE能夠提供操作方便的介面,輕鬆連結Encounter數位 IC介面,協助群聯電子調整電路圖(schematic)設計與實體佈局(layout)間的落差。Encounter 與 Virtuoso 設計平台間順暢的相互連結性,協助群聯電子設計師實現更迅速的上市時間,並且展現更令人滿意的設計生產力。
: Y& }# {- C7 j3 o7 \
4 I* e# F. [3 [% s群聯電子研發部門經理林諭棟表示:「運用 Cadence 數位與類比設計流程,我們能夠配合設計時程,實現迅速且精確的晶片設計。」「在時間與設計品質方面,Cadence 益華電腦運用最完整、流暢整合的數位與類比混合訊號設計解決方案,協助我們達到最佳的設計效能。」 . \, l0 S% v$ B+ l% B
* R' R' {5 x( g9 Z. W" r/ m1 d& f. m
Cadence 台灣地區經理張郁禮表示:「我們很榮幸能夠看到群聯電子在 Cadence 技術協助之下實現成功的矽晶片設計。」「Cadence Virtuoso®客製化設計平台與Encounter®數位設計平台分別持續在類比與數位領域提供完整的解決方案,而我們的重點是協助像群聯電子這樣的客戶,駕馭跨平台介面的議題,以通過業界驗證量產的解決方案,讓複雜的混合訊號設計更容易實現。」 |
|