Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
12
返回列表 發新帖
樓主: chip123
打印 上一主題 下一主題

[市場探討] 智原科技USB IP捷報頻傳 截至2006年底累計出貨量破2億顆

[複製鏈接]
6#
 樓主| 發表於 2009-8-18 15:55:56 | 只看該作者

智原科技發表65nm及55nm miniIO™,可節省40%的晶片面積,並兼具穩固的ESD效能

【台灣 新竹】ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技(Faraday Technology, TAIEX: 3035)於今日發表65nm及55nm的超輕巧IO--miniIO™。相較於一般IO pad,miniIO™可大幅節省晶片面積。以500個接腳的IO pad設計為例,miniIO™可減少40%的面積,同時兼具穩固的ESD效能及相同的程式化IO功能。智原的65nm/ 55nm miniIO™可支援廣泛的多電壓(multi-voltage: 1.8V-3.3V)應用,現已通過完整的矽驗證,開始供應給IC設計廠商。5 N6 }# [6 A4 ^$ r, Q- C4 a1 W5 p

1 R5 ]" @; R9 W& p智原65nm/ 55nm miniIO™的pad間距小於目前一般IC封裝廠的間距作業標準(交錯式pad間距25um ),支援 Tri-Tier Bonding和 BOAC,bonding 間距可縮小至16-17um,以因應日趨精密複雜的單晶片系統(SOC)設計對於高腳數(high-pin-counts)的需求。除此之外,新上市的miniIO™同時提供寬度最小可至17um的power pads、輸入I/O buffers及輸出/ bi-di I/O buffers;從節省晶片面積的成效來看,以500個接腳的晶片為例,採用17um pad間距miniIO™的晶片面積只有6.38mm²,相較於pad間距35um(22.8mm²)與25um(12.43mm²)的晶片,分別可省下72%及50%的面積。% j7 N( T/ A% F
! M( y0 W2 Z' C9 j0 M+ Y$ I3 _
智原科技研發處長陳治弘表示:「我們很高興能夠推出優於封裝廠作業規格的IO cell解決方案。智原憑藉多年在IO領域的技術及開發經驗,致力於提供完整的miniIO™系列,半年時間內即陸續推出0.13um、90nm、65nm及55nm的miniIO™,全系列皆具備整合容易、設計彈性高的特性,可滿足客戶在各個應用領域的需求。」% ~* j; S- M6 G1 b# {: x+ ?

& c3 d( [/ Y! I/ @" x- y智原科技策略長王國雍接著表示:「間距極小的智原miniIO™十分適合應用於55nm/ 65nm等高整合度的先進製程晶片上,尤其應用在pad-limited的設計上,將可大幅減少晶片成本,所以使得miniIO™在新推出之際即受多家客戶詢問。目前已確定智原將與某國際大廠進行合作,將miniIO™搭配同樣也是市場高度評價的65nm/ 55nm miniLib™及PowerSlash™,爲客戶就整體解決方案,創造出更高的CP值。」
: g# s; ]9 a; w# ^5 }" T0 w! p' _3 [8 N: P; B3 |+ I
供貨時程( k$ O8 @% I8 G  [
智原的55nm及65nm miniIO™現已可對外供應,並支援BOAC。
5#
 樓主| 發表於 2009-7-14 17:23:42 | 只看該作者

智原推出低漏電記憶體,減少90%漏電量

【台灣 新竹】2009年7月14日
. {# ^5 \/ c$ L, Y$ v: \  Z% R- q6 u# r2 M8 _$ b# S" ?
ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技(Faraday Technology, TAIEX: 3035)今天發表適用於聯電90奈米製程的低漏電記憶體解決方案。相較於一般記憶體,智原的方案不但最高可以降低90%以上的漏電率,更得以讓客戶的晶片面積有效的限縮到更理想的範圍,一併滿足了現今客戶對於耗電以及面積兩大議題的需求。智原的低漏電記憶體已通過完整的矽驗證,並開始供應給IC設計公司、晶圓廠、系統廠及IDM等客戶。
9 T1 n3 K, b* E% K+ @- l% V" s- r8 Q6 h1 r# c8 I3 h/ s) F
隨著先進製程的發展,記憶體在晶片內所佔面積隨之增加,也更加地擴大與突顯出記憶體對於晶片面積和電源消耗的可能影響。而智原推出的低漏電記憶體除了在待機模式可減少25%的功率漏損,並透過在單元陣列(Cell array)和週邊(peripheral)配置兩組嵌入式HVT功率選通MOS的設計,讓晶片得以在保留(retention)與休眠(sleep)模式下,分別可降低50%及99%的功率漏損。而由於新增的HVT功率MOS是填充在記憶體的空隙中,所以對於晶片面積沒有造成任何的影響(penalty)。
: z) Q5 w+ x* l9 ^2 L, h4 w0 }2 t% S# l% J
智原科技IP研發處長陳治弘表示:「智原長期以來投入低功耗領域,並累積豐富的客戶合作經驗,故得以充分瞭解客戶的需求。這次推出這款性能優異的記憶體,不但操作容易,以縮短客戶學習時間,並降低客戶的系統轉換風險。而繼90奈米低漏電記憶體之後,55奈米版本預計在2009年第四季推出。」
* J# C% _9 U$ \* r7 @8 G1 i
! s* C1 I7 Q3 j4 \智原低漏電記憶體所新增的保留和休眠兩項模式,以簡易易懂的真值表呈現,操作容易,讓客戶在切換模式時,只需考慮3種時脈限制(保留/ 休眠的保持時間、輸出歸零所需時間、及電源恢復所需時間),降低操作風險。此外,除了Port model,亦提供客戶自訂ring layer的Ring model及Ringless model,讓客戶得以區隔其產品特性。同時,為了確保供電的穩定性,這款記憶體亦具備均衡電流、防制在啟動瞬間電流突增的機制等。這些超乎客戶期望的用心設計,都受到了客戶的高度肯定。
, ]: X. c0 n, l- P: g: Q! {% f' d1 \- M/ R. H
智原科技策略長王國雍接著表示:「在低漏電以及面積成為晶片設計業者的首要規格需求下,智原的研發能力、所累積對於技術以及市場的know-how也就愈形重要。記憶體的設計雖然已趨於規格標準化,但秉持著精益求精的承諾,智原逐步墊高的技術門檻,相信可以爲客戶在產品差異化以及競爭力上,取得更大的優勢。」
4#
發表於 2009-5-21 09:50:57 | 只看該作者
睿思科技Fresco Logic推出世界第一個PCI Express to USB 3.0 主端控制器晶片" W2 V9 g$ Z2 u- t& a3 I$ K7 y

9 |, \- |5 e( l! E擁有尖端技術的超高速USB 3.0 IC設計公司,美商睿思科技(Fresco Logic),在5/20於日本東京的超高速USB開發會議(5/20-21, Super Speed USB Developers Conference),推出業界首個符合超高速USB rev 0.95標準的PCI Express to USB3.0主端控制晶片,並在會議現場實機展示PCI Express ExpressCard 和PCI Express Add-in 卡的應用,正式開啟USB 3.0應用大門。! D+ A, C# L( F/ _0 C8 U

! N2 A; B% C( ^3 X3 R# y% s睿思科技展示的重點,在強調睿思科技領先業界提出的解決方案,能讓超高超速USB 3.0與現有廣泛USB應用完美且簡易銜接,在不改變原本架構上,即可享用即時且便利的超高速傳輸速度與USB3.0多項效能。包括外接式硬碟、固態硬碟、高解析度影音設備內容、及各項行動裝置等迫切需要高速傳輸解決方案的應用,都可受益於睿思科技最新傳輸技術與現有設備的整合解決方案,擴展未來影音及大檔案儲存、傳輸與內容市場的應用利多。此次展示串接電腦及外接式硬碟,雙向傳輸高畫質影音及大檔案,實現消費者實際使用情境,體驗USB3.0雙向傳輸的極速效能。
  ?# @8 r1 [3 `+ }# r9 v8 ^% ?0 X' A/ P7 S! r
睿思科技的策略合作夥伴,智原科技總經理林孝平強調:「很高興我們此次能在這麼短的時間裡讓睿思科技採用智原科技的PHY,成功的推出世界第一颗USB3.0主端控制晶片。我們對於USB3.0的市場很樂觀,這次整合的經驗,讓我們對市場的未來更具信心。我們將持續與睿思科技密切合作,提供USB3.0產業鏈完整解決方案。」: C1 n3 l* T9 S. x
4 F6 T; K& u2 ?5 u% F
USB-IF主席傑夫.羅文夫(Jeff Ravencraft),特別強調:「睿思科技推出的USB3.0單晶片,締造了超高速USB產業的一大關鍵里程碑。我們對於睿思科技能在去年11月公布USB3.0規格後,短短六個月內即推出USB3.0 xHCI主端控制單晶片的成果非常滿意。」
) f8 k( \% C* Q: Y9 @" p4 F
. p( @$ @  A1 b' s/ c, R5 E7 r對此,睿思科技總經理張勁帆補充:「今日展示業界首顆USB3.0主端控制單晶片,是睿思科技持續對USB3.0產業的貢獻之一。此次能在如此短的時間內推出USB3.0主端控制單晶片,歸功於睿思科技與智原科技策略夥伴關係,及智原在USB3.0 PHY的成熟技術。我們推出的主端控制晶片提供了USB3.0產業鏈一個關鍵元件,並大幅加速其他USB3.0相關產品的上市及普及。」* ?8 ]  P' {7 A2 K
欲了解更多美商睿思科技在USB3.0的解決方案,歡迎您來訪6/2-6/6 Computex於台北南港世貿展館攤位號碼K516,亦歡迎參加6/3於台北國際會議中心102會議室Computex論壇,將由睿思科技CTO 馬克威(Bob McVay)親自演說的USB3.0技術與趨勢講題,或上網www.frescologic.com了解更多詳情。2 G: H% h' X/ s/ b  H
. J) ?0 ?4 t- u8 g/ I: Q
[ 本帖最後由 heavy91 於 2009-5-21 09:53 AM 編輯 ]
3#
發表於 2009-5-14 16:04:20 | 只看該作者

助客戶取得先佔者優勢,智原科技率先推出USB 3.0 實體層IP

【台灣 新竹】2009年5月14日* B9 p+ _/ y. k, j

4 Q" p0 d# A" G1 l  X$ C  sASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技 (Faraday Technology, TAIEX: 3035)於今日發表適用於聯電0.13um高速(HS)製程的USB 3.0實體層(PHY),此IP符合USB 3.0第1.0版的功能規格及電氣特性,最高速度可達5.0Gbps。$ z5 h( L: ?8 y+ u' F
% m# A( j  Z' ~2 e/ m* @
USB 2.0的傳輸速度有其極限,但使用者的傳輸資料量卻與日俱增,所以也就帶動了對於更高速週邊介面的需求。USB 3.0 (SuperSpeed)預期將由以往USB 2.0既有的應用範圍擴展至其他新領域,尤其是在多媒體儲存裝置方面。而智原科技過去在USB 2.0的技術開發與市場經營上,累積了許多寶貴的經驗,加上持續在高速輸出入介面的投入與開發,故這次得以領先同業,成為最早推出USB 3.0 PHY的廠商之一。目前已有數家客戶與智原接洽進行USB 3.0的ASIC產品開發,其中包括一家主控器供應商。智原科技預期這項應用將於2010年大幅擴展,並帶來龐大商機。/ Z" ?, b5 u; F( c1 A% Y

0 ]8 U, K. R/ w' i智原科技策略長王國雍表示:「不久前智原才剛領先推出PCIe GII方案,現在又緊接著發表USB 3.0 PHY,充分展現了智原科技在高速IO設計能力上的競爭優勢。身為USB-IF(USB應用廠商論壇)的一員,智原很早即投入USB 3.0的研發,所以在規格定案之後,得以迅速推出解決方案,以促進USB 3.0的普及。依照我們既定的發展藍圖,繼0.13um PHY之後,90nm PHY很快就會問世,同時55nm與40nm的方案也在研發中。對於USB 3.0日後的市場發展,智原科技抱持樂觀看法,也相信以智原的ASIC設計能力和目前所累積的IP資料庫,對於各個應用領域的客戶,我們都將能在最短時間內,提供最具競爭力的USB 3.0解決方案和服務。」/ |# `! t6 `1 x/ l3 n

6 _9 j: X, _8 u7 h, s, B/ i$ }USB-IF董事長暨主席Jeff Ravencraft表示:「由於高速傳輸的需求與日俱增,市場對於SuperSpeed USB的期待也愈趨殷切。我們很高興智原科技能在這麼短的時間內推出USB 3.0 PHY。也相信透過智原的方案,將更加速SuperSpeed USB的產品問世。」
: v! \- E. `7 F0 V' \9 q- R  K  ]( C
為了在功率與晶圓尺寸間取得規格平衡,智原科技對PHY架構做了一些精密的改良,其中包括全新的接收等化器補償線路,以彌補纜線及線路板銅線造成的資料耗損。此外,其它新式的架構還包括時脈資料還原和發射器等,使眼圖(eye diagram)在各種狀況下均能符合規格。& g* [6 |9 V$ d. X2 _

5 U& H  ^( D$ l6 @8 @活動訊息:
1 W+ m1 V5 |1 i  z# ~' X, n智原科技將於SuperSpeed USB DevCon,首次揭櫫USB 3.0 完整解決方案,5 r* _4 m" ]0 p- Z2 G/ H" Q; f

9 V- M8 x) a% o2 C6 U秀展: USB DevCon: 2009/5/20-5/21 (日本東京)
7 V2 T3 }% F9 I& d: V" M% V1 {參展項目:
: O, w8 U  w$ Q4 |) A% q9 i- Host端: PC上的USB3.0-PCIe
* @# l$ H) H8 [/ l1 `- Device端: SSD開發平台以及USB3.0-SATA 橋接晶片
2#
 樓主| 發表於 2008-3-4 11:49:59 | 只看該作者

智原科技與Mixel宣佈建立智慧財產權(IP)開發和許可證頒發合作關係

領先的專用積體電路(ASIC)和智慧財產權提供商智原科技選擇Mixel Inc.,開發以1.25Gbps的速度在UMC 90納米工藝技術中運行的LVDS De-Serializer智慧財產權,用在智原科技的ASIC設計中
7 c* N0 F4 `4 Z3 h% @
. Q: m% i% f. t- i( {" I/ j0 h美國商業資訊2008年3月3日美國加利福尼亞州聖荷西市報導——Mixel Inc.今天宣佈與智原科技建立矽智慧財產權合作關係。Mixel將向智原科技頒發許可證,以便智原科技可以在其為客戶設計的ASIC中使用自己有著不俗表現的LVDS De-Serializer收發機智慧財產權。這一智慧財產權存在於UMC 90納米工藝技術設計中。按照計畫,這將是智原科技與Mixel之間的許多智慧財產權開發合作計畫中的第一個。8 _2 @& d6 s( B4 C

: n& E* {7 q: ]( r* V" r+ {智原科技加利福尼亞州公司總經理Joseph Hong說:「隨著我們擴大在混合信號ASIC市場上的份額,我們很高興與Mixel建立團隊合作關係。在滿足、超越我們的期望和我們客戶嚴格的要求方面,Mixel一直能讓我們獲得意外驚喜。他們出色的IP品質、不同尋常的客戶支援服務和廣泛的混合信號IP系列對我們及我們的客戶而言,是一項重要的資產。」  k# l( D: }; U4 o# Q% H6 }, j  x

( b5 b1 [- K6 \7 |" }' h! |( H1 RMixel Inc總裁兼CEO Ashraf Takla說:「能夠被一流的ASlC公司智原科技選作其混合信號IP提供商,滿足其要求最嚴格的ASIC客戶的需求,我們感到很高興。現在,智原科技的全球客戶群都可以從Mixel有著不俗表現的IP產品中獲益。」
5 R/ `/ D5 g% k$ s, X4 Z3 n) i$ g" v0 }4 ~& q2 \
關於Mixel
0 v  z1 K" }7 J! C8 `8 L( `
' J$ z* r$ R9 x4 ?" U" _# {0 nMixel是一家領先的經矽驗證的混合信號IP內核提供商,向其客戶和合作夥伴提供一流的混合信號IP內核,以一種擁有獨特優勢的技術幫助它們的產品脫穎而出。Mixel的混合信號IP系列包括SerDes(適用於PCI Express、SATA、GPON、RapidIO、XAUI、光纖通道)、移動收發機 (MIPI、MDDI)、通用收發機 (LVDS、DDR2、PCI-X、SSTL、HSTL、CE-ATA、CardBus、並行ATA)、高性能PLL、DLL、ADC、低壓檢測器和帶隙基準電壓源 (BGR)。關於Mixel產品的更多資訊,請查閱www.mixel.com
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-20 04:28 AM , Processed in 0.115015 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表