Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7240|回復: 12
打印 上一主題 下一主題

[市場探討] IEC 公布 DesignVision 獎入圍名單

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-1-29 17:10:46 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
國際工程論壇 (IEC) 所頒發的2007年DesignVision獎公布入圍名單。DesignVision獎項主要在表揚在技術、應用、產品及服務等各方面評選為最具特色,且能為該產業帶來最大利益的各項產品。九項類別的入圍名單,都是由DesignCon技術計畫委員會選出的評審員,從眾多擁有多項得獎紀錄的競爭產品中挑選出來,而本年度的技術計畫委員會則是由96位業界公認的最高領袖所組成。 / R. |5 k+ p  ~

+ I  E, T: H2 U# B: C7 g4 }9 \: U「我們的DesignVision獎主要是在表揚在高科技、商業及學術領域方面能促使正面改變,並能與IEC 的使命完全一致的產品。」IEC 總裁John Janowiak表示,「我們很高興肯定這些DesignVision獎入圍者的貢獻,並能與全體業界共同分享他們最先進的設計與創新產品。」  . s- A5 z+ y) P9 Q- E

! e& g: N1 i: \4 v9 `關於國際工程論壇 (IEC), K/ I8 H) J% d* T/ g9 ?9 B1 q
IEC成立的目的在於透過活動、出版品及線上教學等方式,為工程和通訊專業人士、學者及學生提供高品質的教育機會。/ @4 z) f$ E5 `; N2 R
http://www.designcon.com/2007/exhibition/designvision_2.html
) ]7 Y$ Y. ]. p
9 t# {) V& U) s1 V( N: I8 kFinalists were judged according to the following criteria:
9 T' K2 v# K% @  @●Innovation 7 p$ ^  |& J+ K& p" y
●Uniqueness - V+ k+ e+ M( m4 v: |; l7 ~
●Market Impact 8 i3 R- z# p1 C6 f* L% `5 M  y( y
●Customer Benefits
- i% s) o& C$ J1 T& Z. l●Value to Society
* c& Q; ~) d5 F- ?+ [5 W$ Q3 Q" A; m, \. n# ~! r; K8 c% ?
DesignVision Awards Finalists
$ h9 x+ S: ^1 l9 P5 QIn each of the nine categories, the 2007 award finalists include the following companies and products respectively:
8 J% t+ m+ Y, M8 z8 s  s' w. T! \% J$ J& j4 e; _
ASIC and IC Design Tools
5 e, w" i% Q% _9 C  ?( }" a  ●Cadence Design Systems, Inc. – Cadence Space-Based Router . A2 i# b) X9 }
  ●Mentor Graphics Corporation – Calibre LFD
, N1 m4 a9 d+ Z4 z  ●Novas Software, Inc. – Siloti(tm) Visibility Enhancement (VE) family . q8 E9 Z* |3 S4 z! \
  ●Synopsys, Inc. – PrimeTime VX
  P! `5 X5 w' h0 B/ k$ K
, ^% m3 Q& q* p  B- XDesign Verification Tools ) B! g- b9 r6 e' h
  ●EVE – ZeBu-UF4
* o2 q( b; u1 K" w  ●Liga Systems – NitroSIM(tm)
" p  T  D! u7 b3 y! w- A1 n9 v* z  ●OneSpin Solutions – OneSpin 360 Module Verifier
) @% Y# |+ N# e" B' N
1 A# d( [' j) ]8 ~& PInterconnect Technologies and Components
1 R5 u6 k, r, u3 z  ●Belden – Belden 1304A/1305A CatSnakeTactical Cat 5e : D7 Z2 k+ [: F* u
  ●Denali Software – DDR PHY Interface (DFI) Standard 5 v7 H1 y' I# p% k( i. G5 n
  ●TDK Corporation of America – ESR Controlled MLCCs
" a* J8 s& ]6 Q, F/ Y( T- B/ K( w9 t. s% E% T) b. r2 l9 P
PCB Design Tools ( T- D& _/ ~0 |* q7 X, v& B. F
  ●ASSET InterTech – DFT Analyzer
  I  \# W* @! e  ●Flomerics Inc. – FloPCB for Allegro
. m- R6 m# Y. P  d9 C6 c  ●PCB Libraries, Inc. – IPC-7351A LP Wizard 6 x9 g# D; y4 \* m

* I* A0 w  |, D' h- W! ^/ F+ nSemiconductors and ICs
' z; t2 m# O% `* S, A  ●Lattice Semiconductor – LatticeECP2M FPGA family " x( _; \* o/ z8 h
  ●National Semiconductor – LM3370 Multi-Channel Integrated Power Management Device 5 I$ O. d1 G/ P! a' V0 o
  ●Rambus – Rambus' FlexPhase 6 r2 {5 T) A. S6 @3 s$ B! t! `4 O9 b
% Z4 r* R# T) X7 i
Semiconductors and ICs (IP)
% ~% q1 E* w4 y/ m% t0 y9 e  ●Stratosphere Solutions, Inc. – StratoPro  * ]( S6 W( F9 C$ v% r. T
  ●Sun Microsystems – OpenSPARC T1/UltraSPARC T1
, }( l4 l/ u% C" `5 A  ●Structured/Platform ASIC, FPGA, and PLD Design Tools
7 e7 ^; |# ^' D& ?3 [  ●Altium Limited – Altium Designer 6
# h* y$ a+ _3 \$ D- w, F8 h# ~4 H7 N  ●CoWare, Inc. – CoWare Virtual Platform Product Family 8 E0 E% o; V- K; f- O" \# F/ e1 s
  ●Xilinx – PlanAhead Design and Analysis Tool (Version 8.2) 7 b& c" Q) s$ `; Y7 W, I
# v% n) u2 p. R8 n, i) R+ ~
System-Level Design Tools " o, _* l8 v% G% d8 ~
  ●Bluespec, Inc. – ESL Synthesis Extensions for SystemC 7 d1 N8 q0 F. y
  ●Synplicity, Inc. – Open IP Encryption Methodology
7 q+ H( V# m( R' \7 |  I  ●Chip Estimate – InCyte Enterprise , B/ a' T9 q5 }( _! G2 @) o. d

4 O  }# D  g+ ]: f# C' aTest and Measurement Equipment
, v1 Y4 S. [, r- S. B/ ~2 Y  ●Agilent Technologies – J-BERT with industry first built-in clock data recovery (CDR) 9 M! t6 ^% z7 i1 x# p
  ●LeCroy – SDA 18000
$ ?; r' w+ R5 F0 f: s5 P  ●Probing Solutions – PSI 2020HV & G/ L- O% q" a  d! l( @" G/ {$ _
  ●Tektronix, Inc. – RSA6100A Real-Time Spectrum Analyzer : N3 t' m7 g5 ^$ a' Y/ f) e
  ●Wavecrest – SIA-4000 Signal Integrity Analysis Solution

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2007-3-1 18:23:12 | 只看該作者

IEC DesignVision大獎揭曉

國際工程論壇已在DesignCon會議中,頒發2007年DesignVision大獎。此獎項是頒發給在技術、應用、產品及服務等各方面評選為最具特色,且能為該產業帶來最大利益的各項產品。所有入圍名單,都是由DesignCon技術計畫委員會選出的評審員,從眾多擁有多項得獎紀錄的競爭產品中挑選出來,再從中選出具有創新貢獻及證明對社會有重大影響的新產品,成為2007年DesignVision大獎的得獎產品。  ; c& U' a2 w) z6 N9 u5 r5 O5 P" h
; K7 S- H, D. ]& i  q8 V% @8 k. V

5 z; O  Y6 f! P4 L3 W, T2 g4 [" J# \# d& J  k8 V* ]
In the nine categories, the 2007 award WINNERS include the following companies and products respectively: - T$ @) s' ]* T: P; t2 M( C1 p
http://www.designcon.com/2007/exhibition/designvision_2.html
* h, a9 N# g' _. e; K
" o' i' N, d* ?+ |! [9 I4 XASIC and IC Design Tools1 B8 M0 {( P: M  Q7 A
Cadence Design Systems, Inc. – Cadence Space-Based Router / y: {* x) h1 J
$ d, X: h" y1 N, _5 \$ {
Design Verification Tools 5 ^: @' D. X5 B* `( H8 V
OneSpin Solutions – OneSpin 360 Module Verifier 9 g' V- \6 F8 F

; b" ^3 p. {; _* P9 ]Interconnect Technologies and Components
: Q5 U; j  y# G" @0 zDenali Software – DDR PHY Interface (DFI) Standard 9 P! b; N% p7 c* s4 H
# h0 T, @$ |$ {' z& F# D  k
PCB Design Tools / d3 T& J5 A6 D
PCB Libraries, Inc. – IPC-7351A LP Wizard
3 I* e" Q5 p" k7 T8 t4 t" n

5 Z0 z5 M3 c2 {* |) e0 X7 |, f7 iSemiconductors and ICs ' F6 g' G1 ]& M
National Semiconductor – LM3370 Multi-Channel Integrated Power Management Device
5 f! v' t, Z) |% c, J

: g8 d+ g, u3 R1 dSemiconductors and ICs (IP)
, D3 h& b0 e. M% K4 a8 S; e0 e- n7 V3 [Stratosphere Solutions, Inc. – StratoPro
6 z3 d$ \! D1 C) O3 S
/ g- |, K/ h- s6 bStructured/Platform ASIC, FPGA, and PLD Design Tools
, l* \+ H) C+ J$ A" i) {Altium Limited – Altium Designer 6
2 S0 k" g7 ?5 Y1 h. _Xilinx – PlanAhead Design and Analysis Tool (Version 8.2)
7 \2 E) z  d5 a) Y- h* s4 Z/ L1 w
0 ^  M7 Z. o7 L, s
System-Level Design Tools
5 P/ b, Q+ A1 b2 a, z. B/ iSynplicity, Inc. – Open IP Encryption Methodology , i4 q4 P1 J2 \. i9 `
Chip Estimate – InCyte Enterprise

7 W: c5 |9 F4 |; {  r- w$ N3 {+ O+ w
5 B7 q2 \4 _" J+ M' U* LTest and Measurement Equipment
7 C: ]2 |! W3 b5 pAgilent Technologies – J-BERT with industry first built-in clock data recovery (CDR) 2 z7 x! x) Y* o  R
LeCroy – SDA 18000
3 K: d; B! E7 M0 \5 G; MTektronix, Inc. – RSA6100A Real-Time Spectrum Analyzer
3#
發表於 2007-4-22 21:55:42 | 只看該作者
這些的確是IC Design/EDA界的領導主流+ g# i7 `/ W' X! a! }5 p; f7 ^
不知有那些人有使用經驗的阿
4#
發表於 2008-2-14 18:20:31 | 只看該作者

2008 DesignVision Award Winners!

一年過去囉!與去年比較起來,差別多大?誰勝誰敗呢?:o9 ?: y# t) I& A( ^  y! x4 t

# X, L) X9 J0 `7 eAward recipients were selected in eight categories. * _. M$ `/ x' h& T3 \1 o
" }" u) W8 C& H4 N' Q% L
ASIC and IC Design Tools 9 F/ _# l+ h5 T9 C# m; f
  • Cadence Design Systems, Inc. — Cadence Litho Electrical Analyzer
Design Verification Tools
  • Mentor Graphics and Cadence Design Systems, Inc. — Open Verification Methodology
Interconnect Technologies and Components
  • Amphenol TCS — XCede
Semiconductors and ICs
  • Altera Corporation — Stratix III FPGA
Semiconductors and ICs (IP)
  • Rambus — The XDRTM Memory Architecture
Structured/Platform ASIC, FPGA, and PLD Design Tools
  • Lattice Semiconductor — LatticeXP2 FPGA Family
System-Level Design Tools
  • FuturePlus Systems, Corp. — FS5000 Jitterlyzer
Test and Measurement Equipment
  • Agilent Technologies — Agilent N6705A DC Power Analyzer
+ a4 D! A9 A, v5 {
Congratulation to the 2008 DesignVision Award Finalists3 r. U( c6 R$ O! s% f% I& m2 D

. |6 [( C1 x; b& CWinners will be announced during a special DesignVision ceremony taking place at 12 noon on Tuesday, February 5 in the Theater. DesignVision Awards recognize technologies, applications, products, and services judged to be the most unique and beneficial to the industry. DesignVision Awards also honor corporations and individuals for innovative contributions and developments that have proven important to society. A
$ J1 L( W" W# j6 z' C3 F
0 V  n  n2 E: X  t$ n/ S# FSIC and IC Design Tools
0 Y0 }! e  e3 V
  • Cadence Design Systems — Cadence Litho Electrical Analyzer
  • GiDEL — PROCStar II
  • Sequence Design — PowerTheater-Explorer
Design Verification Tools
  • EVE — Zebu-XXL
  • Mentor Graphics and Cadence Design Systems — Open Verification Methodology
  • Synplicity — TotalRecall Full Visibility Technology
Interconnect Technologies and Components
  • Amphenol TCS — XCede
  • Cinch Connectors — Cinch® iQ[size=-1]TM Hybrid Interconnect
  • Sigrity — OptimizePI
Semiconductors and ICs
  • Altera Corporation — Stratix III FPGA
  • Chip Estimate — ChipEstimate.com and IP Concierge
  • Gennum Corporation — 3 Gb/s Optical Module
  • Lattice Semiconductor — LatticeXP2 FPGA Family
Semiconductors and ICs (IP)
  • ARC International — ARC Video Subsystems
  • Rambus — The XDR[size=-1]TM Memory Architecture
  • Xilinx — Xilinx® MOST® NIC LogiCORE[size=-1]TM IP Solution
Structured/Platform ASIC, FPGA, and PLD Design Tools
  • Altera Corporation — Quartus II v7.1 Software with Enhanced SOPC Builder
  • Lattice Semiconductor — LatticeXP2 FPGA Family
  • Xilinx — Integrated Software Environment (ISE?? 9.1i
System-Level Design Tools
  • Carbon Design Systems — Carbon Model Studio
  • FuturePlus Systems — FS5000 Jitterlyzer
  • Synplicity — Synplify DSP ASIC Edition
Test and Measurement Equipment
  • Agilent Technologies — Agilent N6705A DC Power Analyzer
  • ASA Corp. — M1 Oscilloscope Tools v5
  • SyntheSys Research — BERTScope Phase Locked Loop Analyzer
5#
 樓主| 發表於 2008-2-14 18:42:13 | 只看該作者

Rambus公司的XDR®記憶體架構榮獲2008年DesignVision大獎

記憶體架構榮獲備受尊崇的國際工程協會(IEC)的獎項
+ p0 I9 n) t) @- p8 E( h: b; p- q' j" R' }" n0 d
美國商業資訊2008年2月5日加利福尼亞州洛斯阿爾托斯報導——Rambus公司(Rambus Inc.,納斯達克股票代碼:RMBS)是全球一流的技術授權企業,專精高速記憶體架構技術。該公司欣然宣佈,國際工程協會(International Engineering Consortium,IEC)評選Rambus公司的XDR™記憶體架構為2008年半導體與積體電路(知識產權)類別的DesignVision大獎得主。國際工程協會DesignVision大獎獎勵那些被評為業內最獨特、最有益的技術、應用、產品和服務。
. Y& h/ L( R) v
" u+ }! s# ^5 A% e: m2 G% Y; w& y國際工程協會執行副總裁Roger Plummer評論說,“本年的獲勝者是當今業界最高水準的創新典範。我們熱誠地祝賀Rambus公司,該公司的XDR記憶體架構本周在DesignCon 2008展會上獲得2008年DesignVision大獎。”+ Y$ L8 t! d6 ~; m7 V" n+ B$ U

3 p4 `  I0 C) ORambus公司工程事務高級副總裁Kevin Donnelly說,“能夠推動最先進的創新記憶體架構的發展,我們感到十分自豪;我們也為獲得IEC的認可而感到榮耀。XDR架構是一個全面的記憶體系統解決方案,能夠以最少的設備實現極快的速度,因而最適合於計算和消費電子應用。”( }! I! _5 p# N5 R6 d6 c( c  I  g
4 H& [. O. q8 I6 ]2 }: m. A
Rambus公司最近宣佈,東芝公司為其下一代高傳真電視晶片取得了XDR記憶體架構的許可證。另外,奇夢達公司(Qimonda)的首批XDR DRAM樣品已經開始出貨,爾必達公司(Elpida)的4.8GHz XDR記憶體也已開始出貨,該記憶體是全球最快的量產動態隨機存取記憶體產品。
* T9 {* u$ f! W; V* f
) t3 l  l6 C3 v) F, t; LXDR記憶體架構依靠以下核心元件取得了性能的突破:$ k( w" S8 P, v! w% {
. z- Z$ S9 o, H5 i! D
——XDR DRAM:這是一個高速記憶體積體電路,它利用4.0GHz資料率的高速介面來提高標準CMOS 動態隨機存取記憶體內核的性能,用一個設備就能提供高達8GB/s的頻寬。6 I: i: o+ D+ o& i2 e0 W; {$ h- m

8 n$ Y" W' x& F! p* {$ l; E" u——XIO控制器輸入輸出單元能提供與DRAM相同的高速信號功能,而且增加了FlexPhase™技術這樣的改進功能,能夠優化同步,不必進行“佈線長度配置”(trace length matching)。0 ~8 i/ z6 O5 t; m

( Z' v8 ^3 _/ r& @4 c+ L1 Y- S——XMC記憶體控制器:這是一個可全面進行邏輯綜合的記憶體控制器,這款優化產品能夠充分利用動態點對點(Dynamic Point-to-Point)這樣的支援後續容量擴展的創新技術,同時能夠帶來點對點信號的信號完整性優勢。
! g% B; Z: n4 \  ]# @' a3 I( d4 Y$ y
& `$ c' L: c& z, @: |6 g. R——XCG時鐘發生器為系統時鐘提供四個可編程輸出,能夠做好保障,滿足XIO和XDR DRAM設備的計時需求。
6#
 樓主| 發表於 2008-2-15 17:34:47 | 只看該作者

Cadence與Mentor Graphics的開放式驗證方法學(OVM)贏得DesignVision獎

【加州SANTA CLARA 2008年2月5日】Cadence設計系統公司(納斯達克: CDNS) 與Mentor Graphics公司(納斯達克: MENT) 今天宣布由兩家公司共同開發的開放式驗證方法學(OVM)被國際工程協會(IEC)評為最佳設計驗證工具 DesignVision大獎。DesignVision大獎的設立是為表彰半導體產業的最佳設計驗證技術。OVM最近剛被《電子設計》雜誌評為 “2007最佳”EDA技術類獎項。
$ U8 d$ g, Q" s- ]
8 P8 m9 h) `/ ]1 \9 ]9 q& @“DesignVision大獎表彰開放式驗證方法學(OVM)的創新以及對業界產生的影響,該產品在其發布的前幾個星期裡已經被數百家公司下載,”Cadence進階驗證部市場主管Michal Siwinski說,“OVM已經獲得了人們的強烈興趣與讚揚,我們預計其將會在2008年裡繼續成功發展。” / t7 Y) W; o) W, u* k6 J# X
% @) q- L. }2 ?% @6 N' r1 U6 K
“作為業內第一個開放的、語言可互操作的SystemVerilog驗證方法學,OVM邁出了重大的一步,保護了我們的客戶在驗證方面的投資,”Mentor Graphics Design驗證與測試商業部總經理兼副總裁Robert Hum說,“我們很高興OVM所提供的解決方案能夠有幸獲此大獎。” 8 Y! n5 P  V2 F/ {9 {

( y, U. J/ F/ j- L& @OVM基於IEEE Std. 1800™-2005 SystemVerilog 標準,提供了一種方法學和相應的庫,允許用戶創建模塊式、可復用的驗證環境,其各組件通過標準的事務級建模介面互相通信。它還通過一個通用的方法學實現了公司內部和公司之間的重用,以及模塊到系統的復用和虛擬序列的分類,並且全面集成生產流程常用的其他語言。該OVM源代碼、文件和使用實例按照標準的開放源碼Apache™ 2.0授權進行發布,可以從以下網址免費下載:http://www.ovmworld.org
7#
發表於 2008-2-22 10:08:20 | 只看該作者

Rambus XDR記憶體架構榮獲2008年DesignVision大獎

記憶體架構榮獲備受尊崇之國際工程協會(IEC)獎項
  W6 i$ [, A, Q+ c

7 G& u/ Y8 `3 z+ K/ T7 k$ r- x(台北訊2008 2 21) 專精於高速記憶體架構技術的全球技術授權領導公司Rambus Inc.納斯達克股票代碼:RMBS),宣佈國際工程協會(International Engineering Consortium,IEC)評選Rambus的XDR™記憶體架構為2008年半導體與積體電路(智慧財產權)類別的DesignVision大獎得主。國際工程協會DesignVision大獎評賞獎勵業界最獨特、受益性最高的技術、應用、產品和服務。- [; y+ J, [0 ^# f4 U; f7 B; z; @

+ g% f! P0 }' `) o9 n3 [國際工程協會執行副總裁Roger Plummer評論,「今年的獲獎者是當今業界最高水準的創新典範。我們熱誠祝賀Rambus,該公司的XDR記憶體架構在DesignCon 2008展會上獲得2008年DesignVision大獎。」3 R" `8 S# s5 t/ p! y% V3 Y

; m6 D. ]0 N3 R0 CRambus資深工程副總裁Kevin Donnelly表示,「我們感到十分自豪能夠推動最先進的創新記憶體架構的發展我們也為獲得IEC的肯定而感到榮耀。XDR架構是一個全面的記憶體系統解決方案,能夠以最少的零件實現極快的速度,因此最適合運算和消費性電子應用。2 i7 J) }9 w# ?6 I' f: G9 e

' H0 t6 F3 X; o1 z  W+ c0 z% kRambus最近宣佈東芝公司為其下一代高傳真電視晶片(HDTV)取得了XDR記憶體架構的授權。另外,奇夢達(Qimonda)的首批XDR DRAM樣品已經開始出貨,爾必達(Elpida)的4.8GHz XDR記憶體也已出貨,該記憶體是全球量產中最快的動態隨機存取記憶體產品。) ^9 X* I! H2 L3 I( A# g( l3 r3 K, s- Y) v
/ A& w, Y( T7 H" {+ W% N
XDR記憶體架構賦予以下核心元件獲得突破性的效能:: [& U6 |3 Q+ K. _
. M5 y! }2 C9 _$ V, \$ T' o
nXDR DRAM這是一個高速記憶體積體電路它利用4.0GHz資料率的高速介面來提高標準CMOS 動態隨機存取記憶體核心的性能單獨一顆零件就能提供高達8GB/s的頻寬。% D# S) b! j9 X* R' l
5 t9 V3 _+ }) b' Y
nXIO控制器輸入輸出單元能提供與DRAM相同的高速信號功能而且增加改進的FlexPhase™技術,使得時序能夠達到最佳化不必進行[佈局繞線的等長配置](trace length matching), l# c! L/ W6 N
, z7 K( c& Z% b4 D
nXMC記憶體控制器:這是一個可完全邏輯合成的記憶體控制器,這款優化產品能夠充分利用動態點對點(Dynamic Point-to-Point)的優勢,提供後續容量擴展能力的創新技術,同時能夠帶來點對點信號的信號完整性優勢。4 H$ _+ w2 k" h8 D' c  o% ?5 p
3 K5 d8 l- E( t$ ^
nXCG時鐘發生器為系統時鐘提供四個可程式選擇的輸出能夠做好保障滿足XIOXDR DRAM裝置的時脈需求。
8#
發表於 2008-2-22 11:44:28 | 只看該作者

Altera Stratix III FPGA獲IEC 2008創意設計獎

Altera宣布其Stratix III FPGA榮獲國際電工委員會(IEC)半導體和IC類的創意設計獎(DesignVision Award)。該產品獨特的創新架構獲得IEC青睞,在此架構下,Altera推出性能好而功率消耗低的高階FPGA。獲獎元件的傑出特點在於其DDR3記憶體介面,記憶體速率超過1067Mbit/s。該公司在聖塔克拉拉會議中心舉行的DesignCon 2008頒獎儀式上獲頒這一創意設計獎。  
2 R8 {3 E2 q! i2 o7 b7 m
$ n; a3 Z8 S( W$ p  \& r5 I$ x自2005年,IEC的創意設計獎主要頒發給業界最獨特、最有效益的技術、應用、產品和服務等。創意設計獎提名從創新性、獨創性、市場影響、用戶受益情況及給社會帶來的價值作為審核標準。  , ~! }/ n8 W* ~  x) U# i2 Z3 A0 F. U  |% _& G

0 o" H* C4 f' o) o) G0 |Altera Stratix III FPGA最關鍵的架構創新之處在於其低功率消耗特性,包括可選內部核心電壓和可編程功率消耗技術。利用上述創新技術,和前一代高階FPGA相比,Altera元件的整體功率消耗降低50%。該產品具備性能好、功率消耗低的I/O及優異的訊號完整性。創新技術使Stratix III FPGA的DDR3記憶體介面速率超過1067Mbit/s,和競爭FPGA解決方案相比,記憶體性能高出33%。
9#
發表於 2009-3-31 08:14:09 | 只看該作者

Cadence ChipEstimate.com IP Ecosystem Wins 2009 DesignVision Award

SANTA CLARA, Calif., 04 Feb 2009" \$ z+ X$ x0 t# _/ N
, @5 _' ^7 }1 Z% Z, n
Cadence Design Systems, Inc. (NASDAQ: CDNS), the leader in global electronic design innovation, today announced that the ChipEstimate.com IP ecosystem has been recognized with a DesignVision Award by the International Engineering Consortium (IEC). DesignVision Awards recognize technologies, applications, products, and solutions judged to be the most unique and beneficial to the semiconductor industry. 4 q7 o9 G$ h3 {3 X

& c. T  b0 V4 }) P"We are honored to receive this recognition of the value the ChipEstimate.com portal brings to the electronics industry," said Adam Traidman, group marketing director, Chip Planning Solutions Organization at Cadence. "The honor is shared with the over 200 IP suppliers and foundries who work together to accelerate our mutual customers' design success."
/ i2 x' J2 I4 p) f& q
( W% h0 f4 _; O"The IEC's DesignVision Awards recognize top contributions to the design engineering industry. We're pleased to recognize Cadence Design Systems as a DesignVision Awards Winner for its ChipEstimate.com IP ecosystem," commented IEC Executive President Roger Plummer. 3 h. R$ f2 q$ J. r" B
- O, L  ~0 y- R0 ?: I- y
The ChipEstimate.com chip planning portal is an ecosystem comprised of over 200 of the world's largest IP suppliers and foundries. These companies all share in the common vision of helping the worldwide electronics design community achieve greater profitability and success. To date, a diverse global audience of over 20,000 users has joined the ChipEstimate.com community and has collectively performed over 80,000 chip estimations. ChipEstimate.com is a property of Cadence Design Systems, Inc. (NASDAQ: CDNS), the leader in global electronic design innovation.
10#
發表於 2011-1-27 16:36:49 | 只看該作者
DesignVision Awards
0 m8 V9 T6 G4 P8 B5 g2 q1 [2 }( e+ T: T+ F  g" ]: H* S; i/ O
% i: D% z- k0 i: t: s' {
We will announce the winners live on the show floor ChipHead Theater on Tuesday, February 1st at 4:45pm!Click Here for the official RULES AND REGULATIONS for the 2011 DesignVision Awards..* u$ U4 ]3 l* Q( [+ X

# k' Q( _9 [7 C& A5 o, J9 O' i7 ADeadlines:
  • Submission Deadline is January 7th.
  • Finalists announced January 14th.
  • Winners notified January 21st.
  • Winners announced live at DesignCon February 1st.
11#
發表於 2011-1-27 16:37:37 | 只看該作者

DesignVision Awards Finalists

! ^2 j+ C' V7 n& M% [0 k: I
9 {. y+ w, A' B( i4 [% E
3M Twin Axial Cable
3 k& ?4 b% [* wAgilent ENA Option/ o& q* m+ T$ x1 b
Altera Variable Precision DSP Architecture
9 S+ P" Y& ]2 h' bAnritsu Test solution
( T, a" J- E+ I: l% DCadence Encounter. \' ~) B% s9 w  r* h$ F/ k: T$ J
Calibre
# n8 T: q; G# \! |/ MChipEstimate.com
7 s3 U& U8 X. ?" u+ B5 i. ]. M$ YFCI HPCE! D" l- t7 [8 ]
Gaterocket SoftPatch
0 u  D; l) k2 w( h* ~9 QInPhi Memory buffer0 z* j5 N7 |! H2 z# ]
IR DirectFET 22 e+ M: I& r9 B& w4 j  G. H
IR iP2010
% q" {9 N+ N+ L9 S% |IR IRS2573D
" F" ?2 u6 x0 Q  h* ]7 HIxia Xcellon Flex
. l5 r) y9 U+ v2 j/ R$ W0 S; NKilopass Gusto
- C, f# l  K. {- Q# U7 w+ q7 WLeCroy Sparq( H9 X5 @/ g& T% n
LeCroy Wavemaster1 Z& J/ g9 X9 f- m$ j7 [0 j; T; u
Magma Talus 1.2" f$ y4 F, q2 A* B* Q' m; T# y4 \; b- H
Magma Talus Vortex$ M7 y  r) k% Q; {7 `7 x
Magma Tekton2 s/ ?: w- \4 M1 G5 J4 l9 e: J0 A. u
Meritec VPX Plus
3 S. H+ b' c9 O9 C: dMolex Impact9 s7 q7 j* j) T  {+ |
Molex Ten60 Power$ y+ N& E- Y' l- e1 U( c4 h
QualiSystems TestShell& j, e# p8 E$ }
Quartus  A9 K; n7 Z, ^+ g& Q/ Y3 k
Simberian Simbeor 2011
5 t) J! g0 `4 z6 P) H# Z0 pSpringsoft Verdi
# W" N) n7 l8 t" p4 X+ c& PStratix V0 L$ E( R, J! Q5 a9 r9 j6 G4 U$ U
Tektronix TLA7SAxx
12#
發表於 2011-1-27 16:38:19 | 只看該作者
DesignVision Award Categories
  • Category 1: IC Design Tools
  • Category 2: Design Verification Tools
  • Category 3: Interconnect Technologies and Components
  • Category 4: PCB Design Tools and Technologies
  • Category 5: Semiconductor Components and ICs
  • Category 6: Semiconductor IP
  • Category 7: System Modeling and Simulation Equipment
  • Category 8: Test and Measurement Equipment
8 E: N2 o( @3 Q
We will announce the winners live on the show floor ChipHead Theater on Tuesday, February 1st at 4:45pm!
13#
發表於 2011-2-15 11:24:04 | 只看該作者

Altera 28-nm精度可調DSP模組架構贏得2011設計創意獎

2011年2月15日,台灣——Altera公司(NASDAQM:ALTR)今天宣佈,其精度可調數位訊號處理(DSP)模組架構贏得DesignCon 2011半導體和IC類的設計創意獎。Altera的精度可調DSP模組架構之所以能夠得到設計創意獎的認可,源自其FPGA內建的高精度、高性能數位訊號處理功能,高效的支援了各種精度等級。Altera的28-nm FPGA系列產品實現了這一種獨特的架構,對於DSP演算法的設計人員而言,這將幫助他們提高系統性能,降低功率消耗,減小在架構上的限制。在美國加州聖塔克拉拉會議中心舉行的DesignCon 2011大會期間,Altera出席了這一個慶祝典禮,並領取了2011設計創意獎。8 @4 P! B, u" i
$ p  A, w, F3 C: }) P
為滿足業界的高精度訊號處理需求,Altera開發了業界第一款精度可調DSP模組架構。這一種創新的架構支援FPGA中的每一個DSP模組在編譯時被配置為三個9x9、兩個18x18,一個27x27或者18x36乘法器模式,並可以使用多個DSP模組來實現精度更高的模式。這一種架構在每個模組的基礎上,每一個模組都可支援各種精度,每個DSP模組支援從低解析度固點視訊到單精度浮點,直至使用較少外部邏輯的雙精度浮點。如果需要瞭解Altera精度可調DSP模組架構的詳細資訊,閱讀架構相關的白皮書或者觀看網播,請瀏覽www.altera.com/dsp-variable-precision. y! ^' x; L' d# P% K4 f5 h  \5 v# ~

0 P* k0 L, i( f. k) E8 J' z; E; ?設計創意獎開始自2005年,主要頒發給最獨特和對業界最有益的技術、應用、產品和服務等。根據創新性、獨創性、市場影響、客戶受益情況,以及社會價值來提名設計創意獎候選名單。/ U0 `. O1 X9 e: x0 }  K/ J- g

9 r9 f. @1 Y: ]7 e* C8 d+ |7 qAltera公司軟體、嵌入式和DSP市場資深總監Chris Balough評論表示:「精度可調DSP模組架構支援FPGA以更高效率的方式,來滿足訊號處理應用的多種需求。我們在28-nm FPGA中實現了精度可調DSP模組架構,它可支援寬頻、高精度應用,在對性能要求不高的應用中,進一步提高了硬體使用的性能價格比。贏得設計創意獎表明了我們的精度可調DSP模組架構對業界的重要性,明確地展示了Altera DSP的領先地位。」
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 03:36 AM , Processed in 0.133007 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表