設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › VHDL 的設計技巧
返回列表 發新帖
查看: 11216|回復: 8
打印 上一主題 下一主題

VHDL 的設計技巧

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-1-21 19:46:27 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
VHDL設計基本規畫技巧. i% D) U- `' `5 `5 [
http://w3.epson.com.tw/electronics/lsi/support/ViewLSI.asp?id=4&cat=1- a5 G7 M4 J8 g5 I1 B! D) D0 O. U

4 L2 g* Y" _2 f' z非同步電路設計系列, n+ t. q7 m+ r/ K" M4 ]: h
http://www.chip123.com/article/asynchronous%20circuits.htm
+ g; e5 k2 V) {8 @( W1 G9 b( x 6 h) H  N! O' e( O1 V/ G3 U4 T
還有誰有網站或資料可以分享的?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 09:13 AM , Processed in 0.104013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表