請問一下有關PGA for video ADC的問題

monkeybad

請問一下各位先進
我現在在做一個TV decoder前面的類比電路,上網查資料好像要包含一個40MHz 10bit ADC,sync-separation, Clock generator(PLL), PGA, clamp-circuit (老闆說要能看電視 所以好像都要整合在一起)
通常在ADC前面都會放一個PGA(Programmble gain amplifier)來讓訊號能夠調整到適合ADC input range 使ADC能發揮最大的功效。因為PGA放大訊號後要給ADC用，所以線性度就很重要。如果ADC是10bit，那PGA的THD至少也要約-65db以上。
: P- C  S( v0 P我模擬的方法是這樣 在PGA前面加上一個SIN訊號 然後看放大後的波形 用HSPICE .print指令抓出來在到MATLAB分析 後來發現要放大一個20MHz的sin訊號好像很容易產生失真(SNR換算後的ENOB都只有7 8bit而已) 我的架構是用一顆OP接成反相放大器 然後用階梯電阻外加NMOS switch來調整電阻比值來改變放大倍率
那想請問一下一般PGA都用什麼架構呢?有哪些書或是資料在講有關這方面的呢?
因為才剛做類比IC設計電路 有些地方經驗不足 希望各位先進不吝指教 謝謝!

6 ^2 ~' _3 M* y. l5 {  [[ 本帖最後由 monkeybad 於 2007-1-18 01:44 PM 編輯 ]

evantung

嗯, 我沒做過這個東西, 我講講看我的感覺好!
% O6 ?0 z8 H; C9 g- R首先你要先看你要放的訊號的大小, 一般來說應該是小訊號吧!
0 g4 ~" j' L$ y( f8 m所以你應該先run .ac 來看, 你切換step時的gain對不對!
然後, 你再由你ADC的輸入值, 來決定你PGA輸入的值來做模擬
另外, 你的架構應讓是對的, 只是要注意, 當你放大你的訊號時
你的dc offset也會放大, 有必要時要做一個dc offset cancel的電路

tommywgt

實做的TV Decoder幾乎都是數位電路(除了最前端的adc及pgc外), 有一篇在IEEE上由現任micronas工程師發表的paper講的很經典, 你可以去查一下
* ^" p8 A# r) `# E
至於實做的pgc不用太複雜, 只要有固定的幾個gain可以選就好了(因為在後面的數位電路很容易就可以補償了)
0 A% Y% y( f6 q# S+ V6 A
8 K$ k8 q/ ~' W  S2 xadc雖然很重要, 但是我覺得最重要的還是decoder的演算法, adc的sample rate跟word legth我建議還是要由algorithm摸擬推回來再決定比較好.

tommywgt

忘了告訴你, pgc的BW不需要到20MHz. 無論是支援NTSC/PAL/SECAM電視規格, 你的pgc只要有7MHz的BW就很安全了

monkeybad

謝謝tommywqt提供寶貴的意見! 還有evantung熱心的回覆!

tommywgt

不會啦...雖然談不上高手不過整個TV decoder我都算熟吧, 有什麼問題的話就算我不能給解答但至少我都可以跟你討論的

rocky2004

tommywgt:您好，请问哪里有这方面的文章可下，或者给一个文章的题目

emcamos

我的意見
3 o' |& L7 i4 i8 ]5 B( f既然PGA後面是接到ADC
- Z* z+ w1 q$ \+ ?$ m/ D那你除了輸出信號連續形式的PGA應該還有別的選擇
也就是採用SC的方式
藉由電容的比例關係一樣可以做到PGA

tuza2000

原帖由 tommywgt 於 2007-1-19 11:47 AM 發表
實做的TV Decoder幾乎都是數位電路(除了最前端的adc及pgc外), 有一篇在IEEE上由現任micronas工程師發表的paper講的很經典, 你可以去查一下

1 ~( F9 {7 j2 n( c3 u! U0 x至於實做的pgc不用太複雜, 只要有固定的幾個gain可以選就好了(因為在後面 ...

  v8 W1 H. m' ^4 {2 i/ n7 ]
能否告知是哪個人的論文？或者貼上來，謝謝！！！！！