Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 18939|回復: 6
打印 上一主題 下一主題

[問題求助] xilinx和Altera的fpga對比?

  [複製鏈接]
1#
發表於 2008-3-31 09:54:54 | 顯示全部樓層
個人使用經驗:
/ b% W* U% S6 }" v% r: d(1)Xilinx FPGA的合成使用Synplify Pro(現在已經叫Premier)較佳% n6 a0 h! r2 V7 i3 }
Xilinx自己的ISE先前會有bug,效能也比較差
; h/ l" s! \; Q$ I: C6 Jplace and route當然使用ISE,版本我自己覺得很舊的6.1反而比較穩
4 H' }0 n# ~& B- j! H% W; s9 v特別是你clock數目較多且較複雜時
8 [1 v) ]0 Q2 W/ l9 Y7 g3 H你若用很新的ISE版本,處理較大的SoC時很容易出現tool error$ I3 L( u. P# n2 ]& _# u) x' Y
(2)Altera的FPGA則是使用自家出的Qiartus-II 6.0最佳" f8 F2 p. \* i7 Q
FAE給我比較新的7.0之後的版本都不太順利2 f. @* _$ l2 c4 D$ G* n
Synplicity之前對於altera的tool效能也不好
3 i2 ^( z4 v% {. Q9 m# o9 w近來應該有改善了
  p7 n& e( g9 }' N8 c% zaltera的好處是,他的timing constraint可以用近似於ASIC的SDC格式(Synopsys Design Constraint)
% q  O! ]# P9 r5 @5 z  W這樣對於ASIC對照也會有幫助
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-17 09:06 AM , Processed in 0.103013 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表