|
我個人覺得Alter跟Xilinx真的有很大的差別.
8 w1 q& k# t1 ^; x6 } o$ ^' u$ F: m8 \& A9 b
在早個好幾年其實都是4 input LUT, 後來為了加速運算速度在LC (logic cell或者也可以稱為logic element LE)中加入了可以將LC運算結果直接接出入的特別routining用的線路, 一直到這邊其實二家的FPGA應該都沒差太多.8 A' A% V' q3 c
8 ]) l2 ]9 h9 Y7 u1 Z, C9 g$ o不過看看最近的Virtex-5跟Stratix-III的架構, 其實真的幾乎不太一樣了. 就以Virtex-5 6-input LUT跟Stratix-III ALM架構就可以筆戰好久了. 有一個最會令人筆戰的問題是, 到底是誰的FPGA的容量比較大? 是Stratix-III的EP2SL340還是Virtex-5的XC5VLX330?# l" w) n# R& @+ o
. J1 A9 G: k5 Y* x
至於有關你所講的clock tree的問題, 在FPGA內因為IC是預先做好的, 所以clock tree也是預先"長"好的, 在有限的資源下當然不可能預先長了一大堆clock tree, 所以clock tree分為global clock tree跟local clock tree, 階層式的clock tree長法使得FPGA在處理global clock時更有彈性. 2 T q' p, Z& w8 F+ Q
一般而言, 只要是設計時使用了global clock tree的resource時, 都不會有因為clock而產生的skew問題, 因為logic而產生的clock本來就屬於RTL design問題, 只要是設計上夠嚴謹的話, Quartus-II跟ISE都可以做的很好的. & M- o' a( f/ t, _
至於這些有限的clock tree有沒有可能因為不同的Application而用爆了....我只能說至少目前為止我在這二家的FPGA都沒遇到過...# v- j) k- U! A/ C; \3 W
. o: ~/ D, G$ H. [/ a6 c' y/ B0 [: B/ r8 A4 R- L v
以上是個人一點點的淺見$ O1 q9 u' @" Q# R# p' E
, S- Q4 x2 o, F5 j
[ 本帖最後由 tommywgt 於 2007-1-18 02:17 PM 編輯 ] |
評分
-
查看全部評分
|