掌微科技採用Cadence Encounter數位IC設計平臺加速GPS晶片設計

jiming

Cadence Encounter RTL Compiler 和Encounter Conformal Equivalence Checker技術幫助減小晶片尺寸並縮短設計週期
* H" T6 q5 I  l! \
【2006年12月27日中國北京】全球電子設計創新的領導者Cadence設計系統公司（納斯達克代碼：CDNS）今日宣佈，導航及娛樂系統（NIS）晶片系統平臺領導廠商掌微科技（Centrality Communications），採用了具有全局綜合技術的Cadence® Encounter® RTL Compiler和Encounter Conformal® Equivalence Checker設計工具，成功加速了其晶片實體設計過程，並大大縮小了晶片尺寸。在Cadence先進設計工具的幫助下，晶片設計週期短，矽片（QoS）品質高，產品更具有市場競爭力。
: V! P4 `( a& d5 f; m8 F
4 c. \  E5 G2 x  S, d4 e掌微科技是一家無晶圓廠半導體系統公司，所開發的晶片主要用於車載導航設備，手持GPS和DVD系統及其它嵌入式應用領域。在Centrality Atlas™導航處理器系列晶片設計中，掌微科技採用Cadence Encounter RTL Compiler XL和Encounter Conformal Equivalence Checker設計工具，為導航及娛樂系統（NIS）市場帶來功能與價值方面的嶄新標準。掌微科技還在Cadence技術幫助下成功化解專案中的設計瓶頸，為專案節省長達半個月的時間，大大加快了產品上市速度。

“當今的GPS系統需要低功耗和盡可能小尺寸的單晶片解決方案。具有全局綜合技術的Encounter RTL Compiler XL 和Encounter Conformal Equivalence Checker幫助我們解決了這些難題，並成功提供了市場所需求的方案。”掌微科技技術總監張宏宇(Hong-yu Zhang)表示。
5 |2 G! D' ^* y4 j* x
/ i1 P% \! ?% L8 ?( L具有全局綜合技術的Encounter RTL Compiler能使設計團隊發揮更好的水準，在更短時間內，設計出更具競爭力的產品。目前，全球二百多家企業都已在消費電子、通訊、網路、圖形等高度複雜的產品設計中採用了這項先進的Encounter技術。
# ~: U/ V' o- p5 ?* t5 C
Encounter Conformal Equivalence Checker使用自主開發的形式技術驗證片上系統(SoC)從RTL 到版圖的設計。Encounter Conformal Equivalence Checker提供唯一完整的等效檢查(Equivalence Check)解決方案，能夠驗證眾多電路類型，包括複雜算術邏輯、資料流程、記憶體和定制邏輯，並可在低功耗下執行各項驗證任務。
8 f. B0 _% z4 S2 N- s
Cadence全球副總裁兼亞太區總裁居龍表示：“如今，市場對單晶片GPS導航設備的需求呈現持續增長的趨勢。Cadence業界領先的Encounter解決方案可以幫助我們的客戶提升其在高速發展的市場上的競爭力。”
7 L% N# }) H6 v# [
! b! f5 m- m) _% k3 o% o具有全局綜合技術的Encounter RTL Compiler和Encounter Conformal Equivalence Checker是Cadence Encounter數位IC設計平臺的核心技術，也是Cadence Logic Design Team Solution的重要組成部分。具有全局綜合技術的Encounter RTL Compiler現可提供L, XL和GXL三套方案，可以更好的滿足客戶在不同級別複雜性設計中的各種需求。